基于FPGA和机器视觉的多元特征模式水果分拣系统

水果自动分拣系统可以解放重复性人力劳动,提高工作效率,消除主观因素,提高工作科学化客观化。然而,目前水果分拣系统成本较高,尚无法大规模应用。因此,在FPGA平台上设计了基于多元特征机器视觉的低成本边缘式水果分拣系统。根据多元特征识别模式ZWM,定义了多元特征向量集和识别模式向量集等概念,进而建立了水果多元特征识别体系,可实现水果分类和水果分级识别。之后,通过将识别参数转化为舵机控制信息,机械臂可将识别出的水果搬运到指定位置,达到自动智能分拣效果。进而该系统可结合云端平台,通过手机实现分拣的远程控制。所提出的基于多元特征的低成本水果分拣系统,能够实现完成物品分类和分级融合分拣,可推动水果智能分拣系统的发展。

TCAM在高速路由查找中的应用及其FPGA实现

当前随着网络带宽的不断增加,对路由器转发速度的要求也越来越高。如何进行路由的快速查找目前成为限制报文快速转发的瓶颈,为了解决这一问题比较流行的方式是采用TCAM器件进行路由的快速查找。本文详细介绍了TCAM器件在高速路由查找中的应用及其管理算法,同时重点给出了TCAM器件的FPGA实现。

基于FPGA的模式可调线阵CCD驱动电路设计

光谱仪的微型化是光谱仪的发展趋势,其中具有高灵敏度、高信噪比、光谱响应宽、体积小特性的线阵CCD用作光电探测器成为研究热点。针对传统对CCD驱动电路遇到参数修改情况而需要改变硬件电路或重复烧写程序的缺点,以线阵CCD-ILX554B配合CCD专用信号处理芯片AD9826为例,结合FPGA控制芯片搭建了一个CCD驱动与信号采集系统。通过研究CCD与AD9826内部结构并分析控制驱动时序,结合Verilog HDL语言,设计了CCD工作模式、积分时间及工作频率软件可调整的CCD驱动系统,硬件电路设计考虑EMC并设计针对CCD输出信号的处理电路与数据传输模块。实验结果表明,该设计成功地驱动了线阵CCD并实现了模式可调,进行数据传输,且电路体积小、控制时序精确,可用作微型光谱仪的光电探测电路。

基于FPGA的VGA显示模式识别

本文基于VGA行同步信号和场同步信号,采用数字频率计的测量原理设计了一种对VGA显示模式可精确识别的算法,并应用于FPGA实现VGA视频采集卡方案。算法采用Verilog HDL语言实现,并在Altea公司的Quartus II软件环境下完成。

VME总线在线“从串模式”配置FPGA的设计与实现

本文介绍了在线配置FPGA硬件设计及工作原理。所设计的系统可以使FPGA的配置数据通过VME总线写入到一片Flash Memory中,并在加电时或使用命令的方式通过Flash Memory来配置FPGA。另外,FPGA的配置数据还可以直接保存在PC机终端上,而不是Flash Memory中,在需要时,通过VME总线直接将配置数据配置给FPGA。

FPGA按键模式的研究与设计

对FPGA设计中使用按键的常见方式进行归纳概括,提出单键复键两类共5种典型的按键模式:琴键、脉冲、乒乓、连发和长键模式,并对每种按键模式进行了分析与设计,同时给出了设计综合的仿真结果。

牵引逆变器多模式分段同步调制算法FPGA程序设计与实现

大功率牵引传动系统具有低开关频率的特点,在列车运行全速域范围内,牵引逆变器广泛采用多模式调制算法。该文给出了一种基于特定次谐波消除脉宽调制(SHEPWM)的多模式调制算法,并加入切换控制算法以保证不同模式之间平滑切换。然后,给出该算法基于现场可编程逻辑门阵列(FPGA)的详细设计方案,分析顶层设计逻辑和通信方法。最后,搭建基于DSP(TMS320F28335)+FPGA(SPARTAN XC3S400)为控制器的RT-LAB半实物实验平台,对该多模式调制算法进行了半实物实验研究,并给出多模式调制算法的FPGA实现设计方案。半实物实验结果验证了该算法的正确性和FPGA设计方案的可行性。

基于CAM/TCAM分组的Multi-Gigabit速率模式匹配引擎

为了提高NIDS中模式匹配模块的处理性能,在分析相关研究的基础上,提出了一种具有multi-gigabit线速度处理能力的模式匹配引擎.该引擎采用按模式串长度和数目不同,在CAM或TCAM中均衡分组存储的方法,以及待测串切换等技术实现了multi-gigabit速率的处理性能和有效的存储空间利用.通过采用多个匹配模块并行处理的方式可以进一步提高引擎的处理能力.在200MHz的时钟工作频率下,系统输出的性能可以达到6Gbit/s以上.

入侵检测中模式匹配算法的FPGA实现

基于软件实现的入侵检测技术在高速网应用中容易引起瓶颈,根据入侵检测的应用特点,提出了一种关键字长度可变、内容可重置的并行模式匹配硬件实现方法,详细论述了用FPGA设计实现了这种方法的技术途径,通过一个设计实例仿真分析表明,这种硬件模式匹配技术设计灵活方便,匹配速度快,资源利用率较高,在高速网络应用领域具有较高的实用价值。

Ports模式下CY7C68013和FPGA的数据通信

Cypress公司的EZ USB FX2系列芯片之一CY7C68013是最早符合USB2.0的微控制器,可配置成3种不同的接口模式:Ports、GPIF Master和Slave FIFO。本文通过一个工程实例,详细介绍在Ports模式下CY7C68013和FPGA之间通信协议的制定以及数据传输的软硬件设计。

SD存储卡接口SD模式的FPGA实现

SD存储卡接口定义了两种通信模式,SD模式和SPI模式.分析了SD传输协议后,给出了一种SD模式设备接口的设计方案.该设计能够自动解析主机发送的命令并响应,与Flash控制器相连后可以对Flash进行读写操作.为了解决数据存取的时序问题,使用了数据缓存技术.FPGA验证表明,该接口能够被电脑识别为SD卡,达到了设计目标.

L-DACS1中高速多模式RS编码的FPGA实现

L频段宽带航空数据链系统(L-DACS1)是未来L波段航空数据通信系统的候选方案之一。这里基于L-DACS1系统协议内容,为了降低信道的噪声和畸变与多普勒频移的影响,采用具有良好差错控制能力的多模式RS编码进行信道纠错。通过仿真对多模式RS编码算法性能进行了分析,并通过FPGA实现验证了算法在L-DACS1系统中应用的有效性,结果表明,多模式编码器可以实时地调整模式,高效稳定地进行差错控制,满足高速传输仍保持稳定的要求。

基于FPGA的VGA显示模式和像素频率的识别

描述了一种基于FPGA(现场可编程门阵列)识别VGA(视频图形阵列)显示模式和像素频率值的方案。主要基于频率计的设计方法实现,并通过硬件电路的验证。利用Verilog HDL语言和FPGA的灵活性,应用FPGA设计嵌入式系统视频采集卡,提高了数据处理速度,节省了硬件成本。

基于FPGA的通信技术综合实验课程教学模式设计

通信技术综合实验是通信工程专业必修的一门综合性实验课程,对提升学生的工程实践能力和解决复杂工程问题能力具有重要意义。以通信技术综合实验课程的培养目标为依据,设计了由学生团队半自主命题并完成实验任务的教学模式,采用软件无线电硬件实验平台,设计并验证基于FPGA的编码、调制、解调、解码和同步等通信收发电路。整个课程教学贯彻以学生为中心的教育理念,注重过程管理,全方位多角度进行考核,对学生和老师均提出了较高要求,确保了课程的含金量。

一种基于SPI配置模式FPGA在线升级方案

常规FPGA程序升级方式,需要使用仿真器通过JTAG接口与FPGA连接,在某些不便开盖环境下,使用常规方式进行FPGA程序升级非常困难。本文介绍了一种基于Flash、FPGA和RS232串行通信组成的FPGA在线升级系统。并以Xilinx公司的XC6SLX75芯片和MICRON公司的M25P64芯片为例,结合SPI配置模式给出了本系统的设计方法。通过上板测试,FPGA完整地接收了所有配置数据,并将其写入Flash中,通过回读Flash中的数据与配置数据比较,完全正确并返回升级成功指令。实践证明,该方法是有效的,在不便开盖的情况下大大降低了升级成本。

应用型本科专业FPGA相关课程教学模式的探讨

FPGA设计是当今应用型信息电子类专业方向学生必须掌握的一门技能。分析现阶段FPGA相关课程教学现状,梳理出在理论教学和实验实训方面存在的问题,针对性地给出改进的方案:以实例带动HDL语法教学,详细分解FPGA的设计流程和系统搭建,设置多层次的创新实践体系。实践证明,所提出的措施针对性强,能将FPGA相关课程教学效果有效地提高。

基于CDIO模式的“FPGA技术与应用”教学研究与实践

本文首先分析"FPGA技术与应用"课程的特点,针对教学中存在的问题提出将CDIO工程教育理念引入FPGA技术与应用课程教学过程,并给出了具体实施方案,改进教学方式方法,加强实验实践环节,提高教学质量和教学效果。

slaveFIFO模式下USB和FPGA的数据通信

本文介绍了基于USB2.0的EZ-USB FX2系列接口芯片之一CY7C68013,为解决PC与FPGA的高速数据传输,利用芯片的SlaveFIFO主从模式将CIS传感器采集的纸币数据准确无损地传给PC机,利用verilog HDL语言在FPGA中产生相应的控制信号,最终实现对数据的快速传输,在上位机得到CIS采集的清晰的纸币画面。

基于KMP串模式匹配算法的序列检测器的FPGA设计

基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发,推导出next函数值与序列检测器状态之间的关系,并针对匹配串重叠的情况进行修改,得到有限状态机的状态转换图,最后用VHDL语言描述并仿真验证。

基于FPGA的HS400模式eMMC控制器设计与实现

介绍了eMMC及其在HS400高速数据传输模式下的工作原理,提出了一种eMMC控制器的设计方案。实现了200MHz工作频率下,使用DDR传输模式进行数据传输的eMMC控制器,并通过CRC校验模块实现对传输数据的CRC校验,增强了系统的可靠性。实验平台采用母板/子板总体架构,在Xilinx Zynq-7000FPGA开发板Zedboard上实现eMMC控制器,通过FMC接口与eMMC芯片子板进行通信传输。仿真及板级测试表明,HS400模式下数据读写的传输速率最高可达400MB/s,能够在实际的eMMC开发中有效提高eMMC设备的访问性能。