基于FPGA的绝对式编码器的解码电路设计

为获取TS5643N100型绝对式编码器的位置和状态信息,提出采用现场可编程逻辑器件(Field Programmable Gate Array,FPGA)编程实现TS5643N100型绝对式编码器的解码电路,并将这些信息作为反馈信号输入伺服控制器。该FPGA解码电路采用模块化设计,其主要包括对编码器输出信号的解码、串并转换、CRC校验和数据分离处理等。实验结果表明,所设计的FPGA解码电路能够实现TS5643N100型绝对式编码器和后续处理器之间的通讯,便于上位机控制器读取编码器采集的信息,可以替代价格昂贵的AU5688专用转换芯片,进而简化系统结构设计,降低产品成本。

DQPSK调制解调系统的FPGA实现

调制解调是数字通信系统中不可或缺的一环,而FPGA在数字通信系统中的应用也越来越广泛,利用FPGA来设计调制解调系统是一种必然的趋势.研究了四相相对相移键控(different quadrature phase shift keying,DQPSK)调制解调器在FPGA中的实现,通过对调制系统和解调系统中的数控振荡器、快速傅里叶频偏估计、载波同步、位同步等模块的设计,提出了一种抗多普勒频偏及相位模糊的DQPSK调制解调系统设计方案,并在开发环境Vivado中进行了仿真,仿真结果表明该方案能准确的实现对基带信号的调制解调.

基于FPGA的准绝对式编码器信号的采集与解码

提出了一种新型的准绝对式光电编码器及其解码系统,具有精度高、结构紧凑、输出结果可靠等优点。介绍了该码盘编码特点及数学原理,实现了伪随机电流信号的采集、转换和传输,并在现场可编程门阵列(field-programmable gate array,FPGA)中分别设计了采用12位和24位移位寄存器的解码器系统。实验结果表明,构建的整个系统工作稳定,输出结果可靠。

双网传真机的编译码电路设计与实现

对双网数字传真机硬件系统中的编码和译码电路进行设计,并采用FPGA芯片进行系统实现和验证。其中的编译码电路分别采用两级编码和快速译码的思路,利用硬件描述语言设计和仿真,简化了逻辑电路的实现。验证测试表明,该电路增强了系统的稳定性和可靠性,提高了编译码效率,缩短了开发周期。

异步串行通信的研究与实现

为提高串行通信在实际应用中的抗干扰能力,设计实现一种异步串行通信方法.通信数据采用差分曼彻斯特编码,根据编码特点获取同步时钟来对传输数据进行解码和接收.本文基于FPGA实现了异步串行通信的发送模块、编码模块、解码模块和接收模块,并对该通信方法进行实际测试验证.测试结果表明,本文给出的异步串行通信方法稳定可行.