基于FPGA的精确时钟同步方法

为实现分布式系统高精度同步数据采集和控制的实时性要求,提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议,采用硬件描述语言(VHDL)和现场可编程逻辑门阵列(FPGA)设计时间戳截获、晶振频率补偿、时钟同步算法等模块,为嵌入式实时控制系统构架高精度的硬件时钟同步方案,该方法解决了传统的基于嵌入式软件的时钟同步方案中时间戳不稳定、同步精度低等问题.对基于工业以太网的分布式控制系统进行了动态测试验证,实际测试数据表明系统各节点达到了亚微秒级的时钟同步精度,长期运行结果验证了系统同步精度的稳定性.

基于NiosⅡ的CAN总线通信仿真与测试平台

针对当前CAN(控制器局域网)总线通信仿真与测试平台实时性受限与价格昂贵的问题,提出用SOPC Builder的图形用户接口把VHDL(高速集成电路硬件描述语言)语言设计的CAN控制IP(Intellectual Property)核和NiosⅡ软核处理器集成在一块低功耗、低成本的FPGA(现场可编程逻辑门阵列)上作为CAN节点主控制器和通过以太网进行数据传输的解决方案,并对该平台的硬件、固件、软件进行了详细的分析与实现。在CAN总线的监控与仿真过程中,基于NiosⅡ的CAN总线仿真与测试平台与致远电子的CANalyst-Ⅱ相比,极大地降低了成本,时间分辨率提高,达到了0.1ms。

IEEE1588精确授时协议通用实现方案

时钟同步技术即将在以太网网络中广泛应用,而IEEE1588[1]协议实现的精确授时能够满足将来以太网对时钟的苛刻要求,具有极大的发展潜力。一种基于通用器件实现的IEEE1588方案在该文中提出,该方案基于通用MCU与FPGA实现,体系简单,具有很强的可做操作性与实现性,容易融合到定制的系统中,方便推广,能够广泛的应用于需要支持IEEE1588协议的设备中。