ADSP-TS101高速全双工Link收发器FPGA设计

提出并实现了一种基于ADI Tiger SHARC101 Link协议的高速通信收发器TPGA设计方案,能同时在接口时钟的上升沿和下降沿收发数据,进而实现FPGA与DSP、以及FPGA片间的无缝连接.经ISE综合与布局布线验证,整个系统仅占用452个Slice,最高工作频率超过300 MHz,数据传输率可达4.8 Gb/s.

FPGA和DSP间基于SRIO的高速通信系统设计

现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率、低延时的特性被广泛使用。本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用处理器的开发工具编程实现了两种处理器间的高速通信。经测试,该系统具有较高的传输效率。

基于FPGA的DSP与PC机通讯设计

本文介绍一种基于FPGA(现场可编程门阵列)的DSP与PC机通讯的设计。FPGA作为核心器件,完成PCI协议、双端口RAM等功能。这样,DSP与PC机的数据通讯均在FPGA内部实现,不仅大大简化硬件电路,也使通讯性能更稳定、抗干扰能力更强。

基于FPGA的高速Link接口收发器设计

在数字信号处理领域,采用DSP+FPGA的联合方案是最流行的选择,而DSP与FPGA之间数据通信的速度则直接影响着信号处理的效率。因此,高速率、大数据带宽的数据实时通讯就成为了现代信号处理系统的关键。本文提出并实现了一种基于ADI TigerSHARC101 Link协议的高速通信收发器,能同时在时钟的上升沿和下降沿收发数据,实现FPGA与DSP、以及FPGA片间的无缝连接,经ISE布线验证,整个系统仅占用FPGA少量逻辑资源,最高工作频率超过270MHz,数据传输率可达4.32Gbps,使片间数据通信不再成为信号处理的瓶颈。具有很强的工程应用价值。

HDLC协议在FPGA通信系统中的实现

设计了一种基于高级数据链路(HDLC)协议的数据通信系统,并将HDLC协议在现场可编程门阵列(FPGA)中实现。该系统可有效利用FPGA片内硬件资源,无需外围电路,高度集成且操作简单。着重介绍了系统中最重要的协议发送、接收模块以及"0"比特的插入删除模块的实现方法。

一种DSP高可靠性快速数据传输方法的研究

为了避免DSP串行数据传输容易出现数据不同步、误码率高的情况,介绍了一种以DSP为核心,通过FPGA/CPLD扩展外设,采取帧同步和CRC校验的数据传输方法。该设计在DSP数据传输硬件设计的基础上,依靠有限状态机帧同步法和按字节计算CRC,将两种方法相结合定义新的通信协议,将数据存放于所约定的数据帧中进行传输。测试结果表明该方法提高了整个DSP系统的效率、稳定性和安全性,适用于众多信息量大、高速数据传输的场合。

基于LabVIEW与DSP通信的无线电能传输无线监控设计

为了对无线电能进行深入的分析研究并满足现代化对其需求,设计了一种基于LabVIEW与数字信号处理器(DSP)通信的无线电能传输无线监控系统,并且其通信基于Modbus协议。上位机通过无线收发模块与DSP和现场可编程门阵列(FPGA)芯片组成的控制器建立通信,向控制器配置相应控制参数并发送多种类型控制指令,不仅能控制无线电能传输的稳定运行,还可以实时监测到系统的各种状态,采集系统的工作温度、电压、电流、频率和死区等参数,以及进行参数储存,从而得到系统的运行状态。经测试表明,该系统运行稳定,可靠性高。

基于双余度通信链路的无人机地面控制系统设计与实现

为解决遥控指令和通信链路受到电磁干扰导致无人机失控的问题,设计了具有容错能力的地面控制系统。该系统主要由控制板、遥控器、双余度遥控器接收机、双余度数传电台、按钮及上位机组成。控制板对双遥控器接收机的数据进行容错处理,再与按钮、上位机的数据融合为遥控数据,通过双余度数传电台发送给无人机。无人机的遥测数据通过双余度数传电台和控制板转发给上位机。控制板判断各通信链路的连接和干扰情况,通过链路切换实现双余度容错。实验结果表明该系统能够提高通信链路和遥控器指令的可靠性。

用于四象限探测器光斑位置检测的数据采集传输系统设计

为了对四象限探测器输出的四路信号进行同步采集传输,本文设计了一套高分辨率、高速率的同步数据采集传输系统。该系统首先以FPGA芯片EP1C12Q240为核心,控制模数转换芯片ADS1274采集数据,数据经过片内FIFO缓存,然后按Camera Link协议将数据打包为32×40大小的图像,图像经Camera Link接口传输到PC机,最后使用图像采集卡采集图像数据,并利用MATLAB编写软件实现图像解码与存储。实验结果表明:该系统实现了分辨率为24bit、采样速率为100kHz的4通道同步数据采集,其有效分辨率可达18.79bit,数据传输稳定可靠。满足了数据采集系统高分辨率、高速率的需求,并且该方案也可方便地移植到其他应用中,具有较好的可扩展性。

一种无线数据链测距技术的研究与实现

当前无线数据链系统的研究是军事信息化的重要体现,其中的无线数据链定位系统主要完成以单一地面站对多目标进行定位,获得准确的距离数据是实现定位的前提。主要介绍了基于FPGA+DSP架构下的数据链测距系统的实现,采用了伪码非相干测距体制,利用了扩频码良好的自相关性能,主要包括整体框架构成、信号处理的具体实现以及相关问题的分析。最后给出在有线测试条件下的测试结果,测距精度在1 m以内。

吉比特数据链路层协议的设计与实现

针对利用DDR接口进行互联的网络系统,设计了一种吉比特(Gbps)数据链路协议,详细描述了协议如何解决数据链路协议必需解决的一般性问题和该特定网络系统所带来的新问题,介绍了协议是如何帮助系统完成数据通信的,并给出了该协议采用FPGA技术的实现方法以及系统的测试结果。

片间高速图像传输系统的设计与实现

针对图像采集与处理系统研发中的现场可编程门阵列(FPGA)之间的高速图像数据传输问题,设计了一种全双工、高吞吐率、高稳定性和高抗干扰能力的高速图像数据传输方案。设计的片间高速图像传输系统提供了通用的图像传输接口,可兼容不同的数据位宽和用户时钟频率。高速图像传输模块分为协议层和物理层。协议层包括跨时钟域电路和CXP图像传输协议编译码电路,完成跨时钟域和图像数据流编译码处理;物理层基于Aurora 8B/10B core,完成数据流的串并转换以及多通道绑定等处理,并采用GTH收发器实现高速串行数据的收发。仿真测试表明,图像数据传输正确,图像数据流同步时钟最高可达250 MHz,传输位宽达128 bit,最高吞吐率可达32 Gbit/s,平均吞吐率为20 Gbit/s,并且还有很大的提升潜力。该高速图像传输系统能够实现高吞吐率、高抗干扰、低错误率的图像数据传输,有助于各种不同视觉测量系统和图像处理系统的开发,具有广泛的应用价值。

基于强化学习的医院通信网络数据链抗干扰系统

随着医院通信网络数据规模的不断扩大,为解决干扰性信息过度占据原始通信数据传输波段的问题,设计了一种基于强化学习的医院通信网络数据链抗干扰系统。根据通信网络的布局规划形式,设计基于FPGA的收发器和数据链路调度模块,求解强化学习函数表达式,按照通信数据跳频系数取值结果,确定通信网络主机的抗干扰处理增益能力,完成应用系统的软件设计。系统测试实验结果表明,在强化学习原则的影响下,干扰性信息对于原始通信数据传输波段的最大占据量只能达到0.769,可以有效维护医院通信网络数据信息传输的稳定性。

阵列水声信号采集系统设计

提出了一种新型大规模阵列水声信号采集系统设计方法。该设计基于数据流驱动设计思想,利用FPGA实现了高速LINK口,同时在数据传输中采用独特的两级缓冲结构,因而系统拓扑结构灵活,数据吞吐率高,同时具备同步性能好,扩展性强的特点。

一种光电经纬仪图像源的设计

为快速有效地完成外场光电经纬仪调试、维护及检修任务,实现其光纤传输、数字图像处理、存储记录等系统的功能检测,设计了一种匹配各探测器相同时序的图像源,并可配置输出特定格式的图像信号。以模拟光电经纬仪中波红外相机100Hz的320×256pixels输出图像做测试,并使用DALSA采集卡采集图像源输出,得到了棋盘格和渐变条垂直滚动的数字图像。此设计目前已经成功应用于靶场外场和实验室的调试检测系统之中,具有设计新颖、结构简单和控制灵活等优点,具有一定的工程应用价值。

基于WSN的航空器装配制造过程数字采集技术研究

研究了基于WSN的航空器装配制造过程数字采集系统与数字化柔性装配技术中可以延长系统生命期和构建通用平台的关键问题,如数据采集协议、数据编码、传感器节点的调度、传感器节点及汇聚节点的硬件DSP/FPGA设计等。