基于FPGA的RISC CPU设计

基于FPGA的RISC CPU系统,以RISC CPU为核心,FPGA为目标芯片,RISC CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存器、数据寄存器和状态机。当CPU读取Cache的数据时,先将物理地址的最高位与标志存储器中对应地址标签比较。判断是否将数据总线直接传送给CPU。

基于FPGA的八位RISC CPU的设计

从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。

FPGA架构的8位CISC CPU设计

FPGA/CPLD芯片的发展,使电子系统的设计迈进了SOPC时代。设计面向应用的专用CPU核,对于降低成本和拥有独立知识产权意义重大。本文详细介绍了一种利用硬件描述语言VHDL和EDA技术构建8位CISCCPU的设计原理与实现过程。在控制器的设计中采用了一种基于微程序控制器的方法,以实现指令的相关操作。

基于Robei EDA工具与FPGA的倒车预警系统设计

基于对汽车倒车预警技术的研究,具有重要的现实意义。本文提出一种基于FPGA技术的超声倒车预警机器人,具有大视野实时监控测距、减少行车盲区的功能,可以更大范围地避免倒车事故。FPGA作为数据处理核心,在摄像头捕捉到人体时通过人体识别算法可以在显示屏上将人体自动框出,提示驾驶人员注意安全。超声波测距模块实时监测车辆与后方障碍物的距离及方位信息,当距人体之间的距离小于一定距离的时候,将通过蜂鸣器发出警报,起到了辅助倒车的作用。此外,系统还可以对车内环境参数进行测量并将数据传输至上位机显示。测试结果表明,系统完成了在倒车过程中对人体的识别与报警,具有高速、实时性高、可靠性高等优点。

基于FPGA的RISC CPU设计

文章介绍了一个16位RISC CPU核的结构、指令集和工作原理。该RISC CPU采用哈佛结构,使用FPGA片内ROM和RAM分别作为CPU的程序和数据存储器。CPU共有16条指令,寻址空间位为4K,可以执行算术、逻辑运算,读写存储器、I/O口操作,并具有中断处理功能。该CPU系统使用仿真工具ModelSim进行前、后仿真,QuartusII软件综合、布局布线,并在Altera CycloneII和StratixII FPGA上经过验证。

16位CISC CPU的FPGA设计

介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。

基于FPGA的8085A CPU结构分析与实现

介绍了基于Altera公司EPF10K20TC144的FPGA的8085A CPU结构分析和实现。用FPGA来实现CPU的功能,研究其工作原理,对于真正理解CSIC CPU工作原理有极大帮助,有利于做成专用集成电路ASIC,开发出一个适合自己的专用CPU,开发出创新型的产品,也有利于教学。描述了FPGA芯片及外围电路、CPU的内部结构、指令系统、CPU工作原理、FPGA实现及编程思路等,着重阐述了CPU的内部结构、算术逻辑部件模块及控制模块的工作原理。状态数的减少提高了执行速度。最后给出编程思路及编译结果,实验验证了设计的正确性。

基于FPGA的千兆以太网端口通信设计

针对嵌入式领域中以太网传输速率以及实时性问题,文中提出了一种基于FPGA(Field Programmable Gate Array)的千兆以太网端口通信的设计方案。设计了千兆以太网交换机的转发功能,基于标签转发实现了端对端数据通信。CPU(Central Processing Unit)发出带有标签的数据报文,通过千兆网口输出数据报文,经过RGMII(Reduced Gigabit Media Independent Interface)接口将带标签的数据报文发送给FPGA,FPGA通过内部逻辑判断标签中的输出端口号域并去除标签,从相应千兆网口向连接设备输出数据报文。外设通过千兆网端口输入数据报文,通过SGMII(Serial Gigabit Media Independent Interface)协议将数据报文发送给FPGA,FPGA通过内部逻辑添加标签并轮询输出给CPU,从而实现多个千兆网口连接设备互通。实验结果验证了FPGA逻辑的可行性和有效性,传输速率达到1 Gbit·s-1,报文转发延时小于100μs,报文丢包率为0%,数据传输稳定性较高,满足现有项目的实际需求。

一种卫星通信系统FPGA远程更新技术

原始的现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)软件开发调试基于有线联合测试工作组(Joint Test Action Group,JTAG)模式,这对于FPGA的应用扩展具有一定的局限性和弊端。文章提出了一种新的FPGA远程更新策略,可通过无线模式实现远程更新功能,极大地方便了FPGA的调试维护工作。基于CPU+FPGA架构模式,文章设计了合理的数据缓存和处理机制,FPGA可通过IP核进行Flash中数据的读写更新。进一步地,文章将该策略应用到卫星通信系统中,通过卫星信道对远端设备进行程序更新,实现了真正意义上的远程更新功能。实验证明该方案是可行的,且该系统灵活、可靠,尤其在无线卫星通信领域具有较高的使用价值和应用前景。

基于FPGA芯片和EDA技术的逻辑分析仪系统设计

应用EDA技术和FPGA芯片设计完成了逻辑分析仪,简要介绍了该分析仪中各个模块的设计特点和功能,以及模块选择的方式和根据。

基于FPGA的开放式教学CPU的设计与测试系统

设计并实现了一个CPU设计与测试实验装置,适合于计算机原理和系统结构课程的综合实验。该实验装置采用EDA工具在FPGA上实现了CPU设计,应用M CU和上位机软件对所设计的CPU进行了监控和调试,保证了CPU在实验系统上能够运行起来。

基于EDA技术的FPGA设计

对传统电子系统设计方法与现代电子系统设计方法进行了比较，引出了基于EDA技术的现场可编程门阵列（FPGA）电路，提出现场可编程门阵列（FPGA）是近年来迅速发展的大规模可编程专用集成电路（ASIC），在数字系统设计和控制电路中越来越受到重视。介绍了这种电路的基本结构、性能特点．应用领域及使用中的注意事项。对基于EDA技术的FPGA进行了展望。指出EDA技术将是未来电子产品设计技术发展的主要方向。

基于多种EDA工具的FPGA设计流程

本文介绍了FPGA的完整设计流程,其中包括电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证、调试与加载配置等主要步骤。并通过一个8-bit RISC CPU的设计实例系统地介绍了利用多种EDA工具进行FPGA协同设计的实现原理及方法。

一种基于FPGA的CPU设计

基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。

uC/OS-Ⅱ内核在基于FPGA的CPU上的移植

介绍了基于FPGA（field programmable gate arry）的CPU MiniArm的指令系统、体系结构以及具体实现方法,讨论了将uC/OS-Ⅱ内核移植到MiniArm平台的关键技术,并详细描述了移植的具体实现过程,介绍了移植测试的方法并分析了测试结果,最后总结了移植操作系统到基于FPGA的CPU上的一般方法。

基于FPGA的EDA实验系统改革与实践

提出了1种基于FPGA的EDA实验系统的改革思路,设计和制造了该系统并用于EDA课程实验教学实践。该系统采用模块化设计,能有效调动学生的积极性和创造性。实践证明,该系统提高了EDA课程的实验教学的效果。

基于FPGA的嵌入式CPU的VHDL建模和设计

目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS.

FPGA与CPU高速接口的实现

针对测量仪器中超大规模FPGA内部的控制参数和测量参数的急增,以及测量的实时性要求,解决FPGA与CPU间数据的高速高效传递问题。利用FPGA内部双口RAM(DPRAM)进行中转的控制参数和测量参数汇总电路的间接存取方法,克服了FPGA与CPU间高速接口由于延时难以控制而牺牲传输效率的直接存取方法,为FPGA与CPU间高速数据交换提供了一个很好的解决方案。非常适合FPGA内部控制参数和测量参数多的设计。

FPGA在硬件设计CPU中的应用

本文从技术和发展的需要,说明在硬件系统设计方案中进行CPU实践设计的必要性,并引入在线编程技术,以及FPGA在CPU设计中的应用。

基于FPGA的EDA综合实验系统设计

目前国内高校较多电子相关专业均开设了基于EDA的一类课程,但由于缺乏合适的实验设备,对课程的教学质量产生了一定的影响。因此,可利用Altera公司的新一代FPGA器件为核心,配以高速A/D、D/A器件及其它功能模块,研制一种可满足从基础的基于HDL硬件描述语言的PLD系统设计、到高级的基于SOPC技术的嵌入式系统设计、以及基于FPGA的DSP数字信号处理器应用设计等课程实验教学需要的综合实验系统,从而将传统的PLD、SOPC和DSP三套独立实验系统集成于一体。