一种基于FPGA的SVPWM硬件架构及其计算速度优化

为了提高七段式两电平SVPWM算法的调制速度并减少逻辑资源的使用量,提出了一种基于FPGA的SVPWM硬件架构。在该硬件架构输入参考电压后,首先,进行基于Clarke逆变换的坐标变换,通过一系列加法运算构建出含有三相占空比的3组中间变量,同时通过2个异或运算从上述硬件布线中得到简化后的2 bit扇区判断条件;然后,根据简化后的2 bit扇区判断条件从以上3组中间变量中筛选出三相占空比,并进行钳位保护,按照自然采样法输出PWM。以上过程形成一个整体,在FPGA中只需3次触发,便能在2个时钟周期内完成从参考电压输入到三相PWM输出的整个过程,有效提高了计算速度。此外,还给出了该硬件架构在不同的FPGA平台下的资源使用情况,与其他方法相比,LUT使用量由至少500个缩减至300个左右,逻辑资源使用量降低。通过仿真与实物试验,验证了所提硬件架构的有效性。

基于FPGA的永磁同步电机SVPWM的数字电路设计

针对永磁同步电机矢量控制算法中的空间矢量脉冲宽度调制(Space Vector Pulse Width Modulation,SVPWM)在现场可编程门阵列(Field-Programmable Gate Array,FPGA)中不能直接实现正余弦计算、无理数乘法的问题进行优化设计。设计了基于查表法和一次线性补偿的正余弦数值计算、有符号数的√3乘法计算模块,并使用Cyclone IV FPGA的硬件乘法器资源,对反Park变换、扇区判断和三相作用时间的计算进行了时序约束,对输入电机编码器数值、旋转坐标系的V_d和V_q参数经过进行计算,输出带死区功能的三相七段式PWM控制信号。在FPGA中实现SVPWM算法精度为3.0×10^(-5),计算时间为1.6μs,对比高性能STM32F429微处理器有一定优势,满足了永磁同步电机的矢量控制要求。

基于IP核的嵌入式8051 VHDL设计及FPGA实现

通过IP核的重用和外围电路的VHDL设计 ,采用高层综合的方法设计出与MCS 5 1系列微处理器指令集完全兼容的 8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果 .该芯片的设计对于各种嵌入式系统 (ES)和片上系统 (SOC)

8051 VHDL设计及FPGA实现

利用VHDL设计开发具有自主知识产权的IP核是设计嵌入式系统的重要设计手段 ,本文主要讨论的是使用VHDL设计 80 5

基于FPGA的改进型SVPWM算法仿真与实现

在传统的电机控制算法中,三相空间矢量脉宽调制(SVPWM)通常都是在数字信号处理器(DSP)中实现的,但DSP的串行执行特点在一些高性能控制场合或者特殊应用领域会限制算法性能的提升。为此,提出一种基于现场可编程门阵列(FPGA)的改进型SVPWM算法。通过对传统七段式SVPWM算法进行简化处理,避免了复杂的三角函数和乘除运算,以适应FPGA的运算特点。在Matlab/Simulink中搭建了该算法和逆变器的模型,并使用Verilog HDL硬件描述语言进行硬件实现。仿真波形和实验结果均证实了所提算法的正确性和有效性。该算法的实现为后期永磁同步电机的矢量闭环控制应用提供了必要基础。

基于奈奎斯特采样的FPGA异步串行通信接口设计

在异步串行通信中,由于串行接口硬件设备的工作频率限制,以及信号跳变引起的抖动、环境干扰等影响,采用传统方法实现异步串行通信的通信接口无法可靠地完成高速率通信。文章采用VHDL语言,设计一种基于奈奎斯特的异步串行通信接口,包括数据接收、数据发送和2倍波特率的采样时钟三个模块。ISE和ModelSim联合仿真与实际工程的验证表明,使用新方法设计的接口在5 Mbit/s的高速率下,系统可稳定、可靠地与外部设备进行数字通信。

基于FPGA的三相SVPWM调制算法的实现

阐述了空间矢量脉宽调制SVPWM的原理,在MATLAB的Simulink仿真环境下,对系统进行了仿真,利用Altera公司的CycloneⅡ系列FPGA实现了调制算法,产生6路SVPWM调制波,用于对三相电压源型逆变器进行调制,得到了对称的三相电压波形,仿真和实验结果与理论计算完全相符,验证了算法的正确性和可行性.

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以MaxplusII为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.

基于FPGA的VHDL语言设计优化

通过对 FPGA内部结构的介绍 ,以及对 VHDL语言特点的阐述 ,本文详细分析了作者在编程过程种常见的出现“毛刺”信号电路的两种类型 ,并且给出了优化的设计方法。

SVPWM在基于DSP+FPGA的Z源逆变器中的应用

介绍了一种利用现场可编程门阵列(FPGA)产生空间矢量脉宽调制(SVPWM)的方法,同时结合DSP的AD采样数据对FPGA进行控制,通过仿真及其在小功率Z源逆变器中的实际电压输出波形,验证了此方案的可行性.该方法具有执行速度快、性能稳定、控制精度高等优点.

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高

基于FPGA的三电平SVPWM IP核的设计

三电平SVPWM控制相对复杂,如采用DSP来控制,则需要多片配合控制,一致性较差。采用纯硬件手段实现FPGA产生多路SVPWM信号,具有速度快、编程方便、能在线配置等优点,并能生成IP核,方便推广应用。仿真实验证明了该设计行之有效。

基于CPLD/FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell)。

基于FPGA与VHDL的微型打印机的驱动设计

为了取代传统利用单片机驱动微型打印机,使用Altera公司的FPGA芯片EP3C25Q240C8N设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VHDL实现对微型打印机的时序控制,并通过QuartusⅡ软件平台下载到FPGA调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。

VHDL语言在FPGA中的应用

本文讨论了用VHDL语言进行FPGA设计的方法,简单介绍了VHDL语言的基本概念以及FPAG的设计流程,并举例说明了如何编写可综合的VHDL代码,使用Altera公司的MAX+PLUSII10.2开发软件进行功能仿真并给出仿真波形。

红外遥控器控制系统的VHDL设计与FPGA实现

采用VHDL语言设计了红外遥控器的控制系统 .该系统通过了实时仿真和验证 ,并下载到FPGA中执行 ,可实现键值及客户码的读入、红外发射码的生成及发送等功能 .电路模块的程序代码可重复使用 ,可方便地嵌入到各类需要红外遥控控制的嵌入式系统中 .

AC-Link数字音频VHDL编/解码的FPGA设计

提出一种利用FPGA实现AC-Link数字音频处理的设计方案.AC-L ink音频编解码系统以VHDL模块进行设计,经过波形仿真和结果验证后,将程序下载到FPGA中实现.这种设计方法可以缩短设计周期,提高设计的可靠性和效率.

基于VHDL的100BASE-T4HUB转发器设计及FPGA实现

设计了T4快速以太网HUB中数据转发控制系统电路;分析了基于CSMA/CD协议的100BASE-T4快速以太网HUB物理子层数据编码和传输机制;用VHDL语言设计了硬件电路,具体包括端口控制电路、仲裁电路、时钟多路选择器电路、FIFO电路、核心控制电路、标志生成输出多路选择器电路;用MAX+PLUSⅡ软件进行了仿真调试和器件下载测试,结果实现了CSMA/CD物理子层协议,同时表明采用VHDL设计电子系统具有调试方便、快捷有效的特点。

基于FPGA的嵌入式CPU的VHDL建模和设计

目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS.

VHDL和FPGA在高速A/D采样控制器设计中的应用

介绍了VHDL和FPGA,基于VHDL语言,用FPGA器件EPF10K20TC144-4芯片控制高速A/D转换芯片TLC5510的采样时序,在QuartusⅡ平台下进行软件编程,并下载到硬件,从而实现了采样控制器实例设计。