FPGA与ASIC之兼容设计

为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。

ASIC设计自动化最新工具—FPGA开发系统

本文介绍了ASIC设计自动化最新工具——FPGA开发系统的软、硬件支撑环境,FPGA的概况,特点和基本结构,FPGA系列器件和工作频率以及在微机FPGA开发系统上如何进行ASIC电路的设计,最后给出一个设计实例的流程。

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开发中的应用 ,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足 ,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。

宇航用总线型上注刷新ASIC的设计

当前宇航任务中,SRAM型FPGA易受到单粒子效应的影响,造成非预期的功能失效。为消减单粒子效应的影响、减小FPGA在轨维护重复开发和测试的工作量,设计了一款支持多种总线、适配多型FPGA和存储器的上注刷新ASIC芯片,用于完成FPGA的程序加载、动态刷新、程序上注等操作。首先介绍了ASIC系统层级、模块层级设计、工作流程规划,并简述了ASIC抗单粒子原理。通过对通信协议的兼容设计,ASIC同时支持CAN总线、RS485总线;通过对FPGA配置位流结构分析,ASIC支持9种FPGA的加载和刷新,并实现国产兼容;通过对存储器数据格式转换,ASIC能够在BPI Flash、SPI Flash、PROM等多种存储器中存储配置位流;对刷新的触发、SEFI检测、刷新的执行进行了论述。对影响ASIC上注速度的因素进行了分析和仿真验证;使用原型验证板、ASIC验证板配合可插拔的FPGA、存储器上浮小板完成流片前后的各项功能验证,验证结果符合预期。评估刷新的效果并与其他在轨维护方案进行对比,总线型FPGA上注刷新ASIC具有一定优势,可以高效、可靠地满足宇航FPGA的多种在轨维护需求。

一种FPGA通用IO口的验证设计和简易测试方法

文章给出了一种FPGA通用IO的验证设计和简易测试方法,通过最小硬件原理设计对输入IO口、输出IO口、混合IO口提出了详细的软件设计示例,并对三种软件示例测试方法进行比对分析。

CPLD和FPGA器件性能特点与应用

复杂可编程逻辑器件 (CPLD)和现场可编程门阵列 (FPGA)是近年来迅速发展的大规模可编程专用集成电路(ASIC) ,在数字系统设计和控制电路中越来越受到重视 .文章介绍了这两种器件的基本结构、性能特点、设计流程及设计方法 .

关于复杂FPGA设计的一些技巧

随着社会的发展,FPGA的应用将越来越广泛,其设计也必然将越来越复杂。作为设计人员来说,在今后的工作中会遇到更多的问题,从这个角度出发,提出了一些在设计中的技巧,最后给出了一个例子说明如何在实际中做到这点。

LCD定标器芯片设计的FPGA验证方案研究

介绍了LCD定标器的总体结构和工作原理,以及应用Xilinx公司的Virtex-Ⅱ系列FPGA进行LCD定标器芯片功能验证的方案.该方案使LCD定标器芯片和其他外部模块组成一个完整的工作系统,能对芯片的预期功能进行全面系统的验证,从而尽早地发现前期设计中存在的问题,以便及时修改RTL级代码来确保芯片的设计功能完全正确,达到预期设计目标.验证结果表明,提出的方案正确可行,良好地完成了验证定标器设计功能的任务.

基于0.35μm门阵的SDH段开销处理ASIC设计

根据 ITU关于 SDH技术体制的建议，文章讨论了 STM— 1和 STM－ 4开销处理、 STM－ 4的复用和解复用实现的方案。介绍了流片前 IC设计的厂家流程及 IC设计所遇到的问题及解决方法。利用电路 CAD软件的仿真结果以及硬件测试结果都证明我们设计的电路符合 ITU的指标要求，该设计已投入工程应用。

基于VHDL语言和电路图混合输入的FPGA设计

以硬件描述语言（ＨＤＬ）为输入方式的硬件电路设计，现以发展成为第三代电路设计方法。本文通过使用ＶＨＤＬ语言和电路图的混合电路设计方法在Ｘｉｌｉｎｘ的ＦＰＧＡ上实现单片机ＰＩＣ１６Ｃ５７的兼容电路设计。

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上 ,提出了一种为了验证RS -PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强 ,灵活和通用的特点。

基于FPGA的超声波测距系统

开发了一套基于FPGA的超声波测距系统,利用FPGA的工作特性,设计了流水线结构的互相关法测距模块,实现了超声波信号和传输时间的实时快速采集与处理。试验分析了不同测量距离和不同测量角度情况下的测距精度,并与普通峰值法测量结果对比,结果表明:随距离和角度的增大,测距误差增大,标准差增大;互相关法相比峰值法,检测精度更高,抗干扰能力更强。

LUT FPGA及其待研究的CAD技术

本文介绍了美国Ｘｉｌｉｎｘ公司的基于查询表结构的现场可编程门阵列以及待研究的工艺映射、布局、布线等ＣＡＤ技术。

基于软件通信体系结构的波形FPGA软件设计方法

通过对通信波形进行硬件抽象层设计及波形组件划分,提出一种基于通信体系结构的波形FPGA软件设计与实现方法。通过对FPGA的软件工作流程、波形组件、硬件平台、软件层次结构、抽象层的设计方法与连接、波形组件的实现方法等分析与研究,较好地实现了软件和硬件分离,以及组件化的设计思想,最大限度地实现了FPGA软件的移植重用。

基于单片FPGA的多路VFC数据采集器

描述了一个８通道压频转换（ＶＦＣ）数据采集器的硬件设计和实现过程．该数据采集器主要由计数暂存单元、ＦＩＦＯＲＡＭ缓冲存储单元、ＲＳ２３２Ｃ串行通信单元和控制单元构成．数据采集器用一片Ｘｉｌｉｎｘ现场可编程门阵列（ＦＰＧＡ）芯片实现，因而具有设计实现周期短、电路工作可靠以及便于系统微小型化等特点．

基于FPGA的高速并行A/D采样控制电路的设计

给出了一种基于FPGA的高速并行A/D采样控制电路的设计方法.该电路能与各种单片机系统进行友好连接,能够实现高速A/D采集转换和转换后的数据存取.文中以ADC0809为例,详细介绍了含有FIFO存储器的A/D采样控制电路的设计方法,并给出了A/D采样控制电路的VHDL源程序和整个采样存储的顶层电路原理图.

面向FPGA器件的VHDL语言优化设计方法

通过叙述FPGA器件的VHDL语言典型设计流程,讨论了几种利用FPGA器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。

FPGA设计中降低功率损耗方法研究

为了降低FPGA设计的功耗,扩展FPGA的应用领域,本文根据FPGA设计功率耗散的基本原理,分析了影响FPGA设计功率耗散的主要因素;通过对系统级、函数级和门级3个不同层次的FPGA设计方法对功率耗散的影响进行了分析、研究;阐明了动态功耗与设计之间的关系;提出了在设计中降低功耗的方法。通过在QuartusⅡ5.0中利用PowerPlay Early Power Estimator仿真实验,证明效果明显。

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读预处理器的功能，给出其ＶＨＤＬ语言的行为源描述．讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程．从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度、提高设计时效的设计ＡＳＩＣ的简便方法．

图象数据采集系统及其ASIC设计

本文主要介绍图象数据采集卡，特别是其中的ASIC（专用集成电路）设计。专用集成电路是一片4200门的FPGA芯片，通过对内部电路的设计用以完成512×512×8位的二维数据采集。这种电路与系统的设计简化了印制板，实时性和可靠性都得以提高。方案还具有可扩充性和可移植性。