基于FPGA的阵列雷达矩阵算法研究

针阵列雷达矩阵运算中的两种最具有代表性的矩阵求逆与线性方程组求解进行详细分析与方法实现。针对复杂的大数据量的矩阵运算,采用传统中央处理器(CPU)串行计算方式会大量引起的消耗大量CPU资源与时间的问题,提出了一种采用CPU+现场可编程门阵列(FPGA)硬件加速实现异构计算的方法。该方法为算法移植到FPGA芯片实现,针对循环迭代的串行计算,利用FPGA丰富的逻辑资源实现并行执行,利用FPGA内置的寄存器与随机存取存储器(RAM)资源实现大量的中间变量的缓存,利用FPGA内置的硬核数字信号处理器(DSP)资源实现数学计算加速,从而达到节约计算时间,节省CPU资源消耗的目的。开展基于FPGA硬件实现的高性能矩阵并行计算技术的研究,以满足高性能矩阵计算的高维、实时性和高精度等技术指标。实验结果表明采用基于CPU+FPGA硬件芯片的异构计算的时间小于原本单纯采用CPU计算的时间,且随着矩阵维度的增加即计算的复杂性与计算量的增加差异越明显。

一种基于并行处理器的快速车道线检测系统及FPGA实现

该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从而使得检测过程的每一步都是并行进行,显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率,满足了车道偏离预警系统实时性要求,具备重要的应用价值。

基于FPGA监听的图像采集与预处理方法

针对民用相机原有USB2.0接口技术存在传输速度慢的问题,提出基于现场可编程门阵列(FPGA)监听与USB3.0传输的图像预处理方法.在不破坏相机结构的前提下,利用FPGA强大的并行计算能力,通过外挂监听的方式对图像数据进行实时采集与预处理操作,预处理结果可以通过USB3.0接口与上位机进行快速传输通信,在大幅节约图像传输时间的同时,将部分预处理工作前置于硬件中完成,达到快速获取预处理归一化图像目的.详细介绍系统的设计思路和结构,分别在软件和硬件层面上进行测试和实验数据验证.结果表明,系统具有接口友好、性能稳定、集成度高、使用灵活和实用性强等特点.

基于FPGA的遥感影像并行处理原型系统的设计与实验

在空间信息领域中,遥感影像的实时处理通常需要巨大的容量和运算量〔1〕,因此如何提高处理及计算速度显得非常必要。本文设计了一种在普通PC上即插即用的遥感影像并行处理原型系统,利用FPGA的并行处理特性和灵活的可编程性,进行了遥感影像并行处理实验研究,在保证影像处理质量的前提下,该系统较常规PC软件在数据处理速度上提升3—4倍,可达到100M/s以上。

Xilinx XC6200系列FPGA的编程方法

美国 Xilinx公司的 XC62 0 0系列 FPGA是一种细粒度结构的可重构处理器 ,由于接口设计简单和动态重构特性好 ,使其在数字系统中得到广泛应用。本文先简要介绍其结构特点 ,然后详细说明硬件编程方法和基于 XC60 0

XC6200系列FPGA的编程方法

美国Ｘｉｌｉｎｘ公司的ＸＣ６２００系列ＦＰＧＡ是一种细粒度结构的可重构处理器，简单的接口设计和动态重构特性使其在定制计算系统中得到广泛应用。本文先简要介绍其结构特点，然后详细说明硬件编程方法和基于ＸＣ６０００开发系统的软件设计过程及其实例。

基于FPGA的稀疏矩阵向量乘的设计研究

作为典型的不规则算法,稀疏矩阵向量乘的计算过程具有非常低的访存局部性和计算访存比,因此在基于cache的通用处理器上计算效率很低。提出了一种面向可重构计算平台的基于IEEE-754浮点数据格式标准的稀疏矩阵向量乘算法加速器的设计。在一维划分的行压缩稀疏矩阵数据存储技术以及计算部件的流水化设计的基础上,提出了一种基于单个浮点加法器的无阻塞累加器设计。通过实验验证表明,简化了算法的设计提高了算法执行的并行度和外部存储器的带宽利用率,获得了相对于传统处理器1.37-2.60倍的性能加速比。

基于双FPGA系统的高速全局动态重构设计与实现

基于双FPGA芯片的可重构原型系统,提出一种系统高速全局动态重构设计方法。利用Xilinx Virtex-7系列FPGA的常规配置通道,使用一片规模较小的FPGA芯片作为重构控制器对大规模算法FPGA芯片实现全局动态重构。实验结果表明,系统重构时间小于60 ms,与常规FPGA逻辑下载方法相比,配置效率提高了2~3个数量级。

用于可重构计算的FPGA开发平台的研究

研究了基于PCI总线和多片FPGA的可重构计算平台.采用PCI9054实现PCI总线接口,通过配置桥接FPGA实现计算机与算法FPGA的数据通信,两片算法FPGA用于并行处理数据.桥接FPGA配置灵活,易于多片算法FPGA扩展,算法FPGA并行处理数据效率高,算法设计通用性强.计算机与算法FPGA数据传输达40Mb/s,算法FPGA实际数据吞吐量为1.28Gb,适合实现视频和音频压缩、数据加密、解密等计算密集型算法.

图像识别中的数字运算及其FPGA实现

利用现场可编程门阵列的可重构计算和并行计算的特性,提出基于FPGA的图像识别系统中的数字运算的设计。在识别系统的设计流程中,需对图像进行二值化处理,提取图像中的数字信息,并与N个模版信息并行匹配,计算与每一个模版的相似度,最终实现图像中数字的运算,并将运算结果显示出来。实验结果表明,利用FPGA实现的图像识别系统具有处理速度快、可识别性好以及稳定性高等优势。

接收相干处理及其FPGA实现

接收相干处理是消除和减小发射机不稳定影响的有效方法之一。本文首先介绍了相干接收的基本原理,说明能消除和减小发射脉冲的不稳定因素的影响,然后介绍应用FPGA实现数字相干处理。最后给出仿真和实测数据,本设计具有工程实用性。

FJoin:一种基于FPGA的流连接并行加速器

流连接广泛应用于提取多源流数据之间的关键信息,是大数据处理的重要支撑技术.但连接两条大数据流时大规模的连接谓词计算,使其易成为性能瓶颈.为提高处理性能,流连接系统常采用并行和分布式两种方式扩展.然而,采用多核并行的流连接系统的扩展性受到CPU核数限制,无法应对大规模数据流.采用分布式扩展的流连接系统由于引入分布式框架运行的开销,导致硬件处理效率严重下降.为实现高效大规模扩展,本文提出一种利用FPGA加速器外设向上扩展的流连接系统FJoin.加速器可进行高并行的流动连接,载入多个流元组后,连接窗口中的数据流经一次即可完成所有连接计算.对于逻辑容易在FPGA实现的连接谓词,通过大量基本连接单元串联构成深度连接流水线,实现大规模并行.通过主机CPU和FPGA设备协同进行连接控制,将连续的流连接计算划分为独立的小批量任务,高效地保证并行化流连接的完整性.在装备FPGA加速卡的平台实现了FJoin,基于大规模真实数据集的测试结果表明,对比部署在40个节点集群上的目前最好的分布式流连接系统,本文提出的流连接加速器FJoin可在单一FPGA加速卡上将连接计算速度提升16倍,达到5倍的系统吞吐,且时延满足实时流处理要求.

动态可重配置的星上嵌入式实时计算系统

卫星上由于特殊条件的限制,计算机处理速度满足不了对信号处理的需要,而且不能在有限的硬件规模和功耗的情况下灵活地实现各种计算处理功能。提出了一种基于嵌入式微处理器配合大规模现场可编程门阵列(FPGA)的动态可重配置结构的星上实时计算系统的体系结构设计,可在一块FPGA资源上通过动态重配置实现不同的信号处理功能。实际应用证明,处理速度和性能得到了大幅度提高。

一种新的图像处理系统的研究

针对当前图像处理系统存在的处理性能和系统灵活性等问题,提出了一种采用可重构技术和图像并行处理技术实现的图像处理系统。研究了动态可重构技术理论及可重构系统的特点,并且研究了图像并行处理系统的设计及算法实现的方法,分析了目前图像处理系统中存在的问题,利用FPGA(Field)可以多次重复配置的特性,设计了可重构图像并行处理系统。同时,在研究了分布式算法的基础上,实现了图像处理算法。设计了采用多IP核实现图像并行处理系统。系统可以根据计算任务的不同,并同时考虑到并行处理系统负载平衡性,设置不同的计算节点数量,达到了既能够满足系统的需求,又可以节约硬件成本的效果。通过实验,验证了系统的可行性。

可重构技术在电力系统实时计算中的应用

可重构计算技术是一类新兴的高性能计算技术。简述了可重构计算这一新的技术,并概述了可重构计算技术在电力系统潮流及暂态稳定性计算中的应用。可重构计算技术结合适当的计算方法,可以大大提高电力系统分析计算的效率,因而在现代大规模电力系统实时分析计算及控制中具有广泛的应用前景。

基于DSP的高性能通用并行弹载计算机设计与实现

为满足弹上信号处理领域不断增长的任务需求并适应不同的应用场合,设计高性能通用并行计算机,进而构建各类信号处理系统是一种趋势。基于对共享总线和分布式两种并行结构的理论分析,结合信号处理系统的特点,设计了一种高性能通用并行弹载计算机,它具有标准化、模块化、可扩展、可重构、混合并行模式、多层次互联的特性,通过构建典型弹载计算机验证了这些特性。

基于异构计算架构的通用信号处理验证平台

不同应用场景的信号处理对实现平台提出了通用化、虚拟化的要求。该文针对这些需求,提出了基于异构计算的信号处理平台。平台设计采用了大规模并行处理架构和对等式异构资源组织形式,使用ROCE接口与交换单元对FPGA、DSP与CPU等计算资源进行互联;同时使用动态可重构技术进行FPGA资源虚拟化,使用docker方案进行软件虚拟化,以充分完成系统集成和资源调度。最后通过典型的通信任务对异构通用信号处理平台原型机进行了验证。

高帧频视觉实时目标检测系统

为了实现高速场景下的智能实时目标检测,设计了一种基于ZYNQ7000系列FPGA的高速相机平台,并利用该平台进行目标检测算法实现,形成了一套高帧频实时目标检测系统样机。该系统将高速CMOS图像信号直接接入FPGA,在本地FPGA中进行数据处理,实现目标检测算法,最终实时输出目标位置序列。FPGA设计采用流水线结构,对高速视频流图像逐级进行背景差分、二值化、质心解算的流水操作,实现了图像获取与目标检测同步进行。测试结果表明,该系统在560×480分辨率下可以实现大于1 100 f/s的实时目标检测,并输出目标位置,检测精度可达3个像素。

面向并行可重构计算的集装箱码头生产调度建模与仿真

将集装箱码头物流系统(container terminal logistics systems,CTLS)视为一个大规模并行处理系统,融合计算机体系结构中的并行计算和可重构计算的思想方法,抽象出基于属性的有阻塞动态可重构混合流水车间调度(dynamic reconfigurable hybrid flow shops with blocking based on attributes,DR-HFS-BA)模型对CTLS控制决策进行描述,得出面向DR-HFS-BA的CTLS多层双向作业体系。该生产调度模型能够精确描述CTLS的复杂结构和作业行为,帮助港口建立敏捷鲁棒的生产调度和性能评估决策支持平台。最后,一个集装箱码头生产实例被仿真和分析,验证了上述建模思想的可行性和可信性,从而为CTLS的任务调度和资源分配提出了新的解决思路。

一种KNN算法的可重构硬件加速器设计

设计并实现了一种可快速运算基于哈尔小波变换的KNN(K nearest neighbors)算法且具备可重构能力的硬件结构。该硬件结构通过增减哈尔小波变换组件即可适应不同维度样本的哈尔小波变换;对同样维度样本的计算则可以通过调整并行度满足对逻辑资源和处理时间的不同需求,克服了现有软件KNN计算速度慢、硬件实现的KNN不够灵活的缺陷。通过在Xilinx VC707 FPGA开发板上实现该硬件结构,实验结果展示了不同维度及并行度下算法实现在逻辑资源耗费及运算时间方面的变化。此外,将该硬件结构作为一种高质量轮廓提取算法硬件加速器的纹理分类模块时,在保持计算准确度的情况下获得了远高于软件运行的速度。