基于FPGA/CPLD芯片的数字频率计设计

详细论述了利用VHDL硬件描述语言设计 ,并在EDA(电子设计自动化 )工具的帮助下 ,用大规模可编程逻辑器件 (FPGA/CPLD)实现数字频率计的设计原理及相关程序。特点是 :无论底层还是顶层文件均用VHDL语言编写 ,避免了用电路图形式设计时所引起的毛刺现象 ;改变了以往数字电路小规模多器件组合的设计方法 ,整个频率计设计在一块FPGA/CPLD芯片上 ,与用其他方法做成的频率计相比 ,体积更小 。

基于CPLD/FPGA芯片的音乐存储与回放系统的设计

采用复杂可编程逻辑器件/现场可编程门阵列(CPLD/FPGA)芯片和VHDL硬件描述语言,以及层次化的自顶向下的工程设计方法,实现一个由数控分频器控制的音乐存储与回放演奏系统,同时可用4位拨码开关进行乐谱的存储及乐曲的演奏功能播放选择,以及用16×16点阵序列动态显示所选乐曲名称。研究表明,采用CPLD/FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法。

基于FPGA/CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。

基于FPGA的异步双端口RAM芯片原型验证研究

为保证芯片功能符合预期,提高流片成功率,异步双端口RAM芯片设计在流片前进行充分的功能验证,其中FPGA原型验证能够重现芯片的实际工作环境,以此验证芯片设计的有效性。基于FPGA的异步双端口RAM芯片原型验证根据芯片定义,选择使用Intel公司的10M40DCF256FPGA为核心硬件搭建FPGA原型验证平台,在平台上通过完成从ASIC到FPGA的代码移植实现芯片原型,然后根据设计需求编写测试程序实现对该芯片的FPGA原型验证。测试结果均符合预期,表明异步双端口RAM芯片的功能符合设计需求,避免项目时间和资金成本的额外增加。

高频高速集成电路芯片设计中的FPGA解决方案分析

阐述低电压供电、PCB设计的高密度与高速化、去耦电容优化和电热协同分析的问题、原因及挑战。以FPGA技术为重点,探讨其原理、特征以及在高频高速集成电路设计中的关键作用。

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以MaxplusII为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.

FPGA/CPLD结构分析

对ＦＰＧＡ和ＣＰＬＤ进行了比较，并分别对ＦＰＧＡ／ＣＰＬＤ的基本逻辑单元、连线资源和整体结构进行了分析，最后，总结了ＦＰＧＡ／ＣＰＬＤ的发展方向，并提出了发展适合实现ＭＣＵ的专用ＦＰＧＡ结构和相应ＣＡＤ工具的想法。

CPLD和FPGA器件性能特点与应用

复杂可编程逻辑器件 (CPLD)和现场可编程门阵列 (FPGA)是近年来迅速发展的大规模可编程专用集成电路(ASIC) ,在数字系统设计和控制电路中越来越受到重视 .文章介绍了这两种器件的基本结构、性能特点、设计流程及设计方法 .

FPGA/CPLD选型与设计优化

对FPGA/CPLD器件的结构与性能进行分析与对比,阐述了电子系统设计中FPGA/CPLD使用基本规则,根据实际的设计目标、结构特性、有效的基准数据、基准化测试进行选型。在系统速度、资源利用率、可靠性等方面结合项目设计对系统工作性能进行优化,给出了FPGA/CPLD的设计开发流程和资源共享、逻辑优化、串行化、流水线设计,关键路径、寄存器配平、竞争冒险、适配优化等具体实现的优化方法,为FPGA/CPLD作为系统级开发应用提供实用的设计方法和优化策略。

基于FPGA/CPLD的嵌入式VGA显示系统

本文介绍了基于FPGA/CPLD的嵌入式VGA显示系统的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的移植性。该显示系统已成功地在雷达图形显示系统中使用,且显示器的分辨率达到了1280*1024,刷新频率为60Hz。

消除CPLD/FPGA器件设计中的毛刺

复杂可编程逻辑器件CPLD和现场可编程门列阵FPGA在现代数字系统设计中起着越来越重要的作用 ,但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD FPGA设计中毛刺产生的原因 ,详细分析了在EDA环境下对毛刺进行判断与定位的原理 ,论述了利用EDA工具消除毛刺的 3种方法与具体实现。通过实例分析表明 ,借助于功能强大的EDA工具 ,不仅可以在设计中十分方便地发现毛刺 ,而且可以精确定位 ,进而寻找消除毛刺的最佳方法和进行结果的验证。

CPLD芯片抗高g值冲击性能分析

利用Hopk inson杆对弹载加速度存储测试仪器电路模块常用的CPLD芯片,在未用环氧树脂胶灌封和不同方向(沿平行和垂直与冲击方向)灌封状态下进行了抗高g值冲击性能实验研究。结果表明:CPLD芯片具有很高的抗冲击性能,并且与冲击方向无关。在目前弹体侵彻各种目标时的加速度幅值范围内,CPLD芯片不会失效。

基于CPLD/FPGA的任意分频器设计研究与仿真

在介绍整数分频、半整数分频算法的基础之上,提出了小数分频的基本算法和改进算法,并通过VerilogHDL语言实现了编程,在QuartusⅡ环境下进行仿真实验,且在Altera公司的芯片EPM240T100I5上得到了实现.实验结果表明:在CPLD/FPGA上完全可以实现整数和半整数分频,也能实现统计平均意义上的小数分频.

单片机与FPGA/CPLD总线接口逻辑设计

设计一种基于MCS-51单片机与FPGA/CPLD的总线接口逻辑,实现单片机与可编程逻辑器件数据与控制信息的可靠通信,使可编程逻辑器件与单片机相结合,优势互补,组成灵活的、软硬件都可现场编程的控制系统。在设计中采用VHDL语言,实现MCS-51单片机与FPGA/CPLD的总线接口逻辑设计。试验表明,该总线接口逻辑工作稳定、可靠,使MCS-51单片机与FPGA/CPLD能够完美结合。

基于FPGA/CPLD的高速和低速UART的设计及其应用

利用计算机软件技术(EDA技术)和FPGA/CPLD的灵活性可以方便快速地设计高速和低速的UART。高速的UART可以用在光纤通信上,低速的UART可以用在FPGA/CPLD和单片机的通信上。设计中包含UART的发送模块、接收模块和波特率发生器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。

基于CPLD/FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell)。

FPGA/CPLD选型及与其他技术的融合

对FPGA和CPLD器件的逻辑结构和性能进行比较,阐明电子系统设计中FPGA/CPLD器件选型时应注意的基本原则,并论述FPGA/CPLD与以单片机、DSP为代表的嵌入式系统及SoPC,ASIC等技术相互融合的技术特征和趋势,充分证明FPGA/CPLD器件将与嵌入式系统、SoC/ASIC等技术进一步广泛融合,在广阔的电子设计领域发挥不可忽视的作用。可为以FPGA/CPLD为代表的可编程逻辑器件的扩展应用提供借鉴。

基于CPLD的FPGA快速配置电路的设计

介绍了采用CPLD和Flash器件对FPGA实现快速并行配置,并给出了具体的硬件电路设计和关键模块的内部编程思路。

专用键盘接口芯片的一种CPLD实现方案

对用于单片机的键盘子系统的专用键盘接口芯片进行功能分析,就芯片中核心部件的时序设计进行状态描述,并利用可编程逻辑技术和原理图输入方式对键盘接口芯片的内部结构加以实现。

基于CPLD芯片的全数字鉴频器

文中首先概述了脉冲激光偏频锁定技术在激光雷达中广阔的应用前景及其在国内外的发展现状。然后 ,介绍了复杂可编程逻辑器件 (CPLD)芯片的原理和它的发展状况 ,提出采用CPLD芯片做成全数字鉴频器 ,进行单脉冲激光外差频率鉴频的思路。最后 ,完成了这种鉴频器的设计和制做 ,实现了单脉冲鉴频偏频锁定实验 ,工作带宽为 12