基于FPGA的乒乓式存取高速数据采集通道设计

提出一种基于DSP+FPGA+2块RAM+高速A/D的乒乓式存取高性能数据采集通道,设计FPGA控制两片SRAM轮流存储和读取数据的高速数据通道的控制电路,构建实时高速、大容量的数据采集和信息处理系统,有效地实现DSP处理数据过程中不间断采集数据.论述了乒乓式存取和系统电路的工作原理,FPGA内部各功能模块的设计,DSP控制FPGA工作模式通过仿真得到总时序控制图,数据采集率达到6 MSPS,达到了自动、高速、大容量、实时采集的目的.