FPGA动态可重构技术原理及实现方法分析

FPGA动态重构技术主要是指对于特定结构的FPGA芯片 ,在一定的控制逻辑的驱动下 ,对芯片的全部或部分逻辑资源实现在系统的高速的功能变换 ,从而实现硬件的时分复用 ,,节省逻辑资源。本文以SRAMFPGA的可重配置特性为基础 ,结合几种新型的动态重构FPGA芯片结构 ,分析了FPGA动态重构技术的原理 ,讨论了其实现方法。

FPGA动态可重构技术及其应用

本文介绍了 ＦＰＧＡ动态可重构技术原理，探讨了其应用前景，并讨论了影响其实用化的有关技术难点。

试论FPGA动态可重构技术与应用

现场可编程门阵列FPGA出现之后,FPGA动态可重构技术成为很多学者研究的对象。文章基于笔者工作实践,分析了FPGA动态可重构技术及其构成体系,探讨了FPGA动态可重构技术算法优化方略。

局部动态可重构FPGA的备份与恢复技术

对于FPGA在数字化设计应用中智能化、动态灵活的新需求,以局部动态可重构为基础,将逻辑功能抽象为类似软件进程的硬件进程,结合实时任务RT Linux内核实现硬件进程调度,通过FPGA局部功能备份与恢复技术实现在操作系统层对FPGA片上逻辑功能进行实时中间状态备份、功能中断重载切换及原始功能中继运行恢复。在FPGA上实现多任务并行可切换调用,并验证硬件功能线程调度及硬件进程的备份、切换、恢复功能,为FPGA在适应智能、高效、高动态、高可塑性的前沿数字系统设计提供新思路和实用参考。

FPGA动态重构技术在算术逻辑单元中的应用

基于Virtex2-Pro ML310开发环境,使用基于模块(Module-based)的部分动态可重构方式,实现了动态重构技术在算术逻辑单元中的运用.实验数据结果表明使用普通方法需要下载的文件大小是使用部分动态重构方法的5.82倍,部分动态重构以较小容量的硬件资源,实现了较大的时序系统整体功能,减小了算术逻辑单元的面积,增加了电路的下载速度并且提高了硬件利用率.

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。

基于FPGA的多总线可动态重构监测系统

针对传统多总线数据监测系统中存在的数据传输实时性不高、系统硬件占用资源多、系统可维修性低等问题,设计了以FPGA为核心,以多路RS422、RS232、1553B总线作为通讯接口,以信息识别、信息提取、数据融合、多总线动态重构、双冗余传输为主要功能模块,以信道速率动态调节的RS422为数据传输路径,采用双冗余传输方式,依据FPGA标准化设计思路,提出了基于FPGA多总线动态重构监测系统设计方案。实验测试结果表明:在20、60、-40℃环境温度下,多总线动态重构时间均小于1 s,数据传输误码率远低于0.02%,系统工作稳定,满足设计需求。

FPGA远程动态重构技术的研究

提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。

FPGA平台上动态硬件重构的Winograd神经网络加速器

为解决卷积神经网络在FPGA平台上进行硬件加速时存在的资源利用率低和资源受限问题,提出了一种基于FPGA动态部分重构技术和Winograd快速卷积的卷积神经网络加速器。该加速器通过运行时硬件重构对FPGA片上资源进行时分复用,采用流水线方式动态地将各个计算流水段配置到FPGA,各个流水段所对应的卷积计算核心使用Winograd算法进行定制优化,以在解决资源受限问题的同时最大程度地提升计算资源利用效率。针对该加速器架构,进一步构建了组合优化模型,用于搜索在特定FPGA硬件平台上部署特定网络模型的最优并行策略,并使用遗传算法进行设计空间求解。基于Xilinx VC709 FPGA平台对VGG-16网络模型进行部署和分析,综合仿真结果表明,所提出的设计方法能够在资源有限的FPGA上自适应地实现大型神经网络模型,加速器整体性能可以达到1078.3 GOPS,较以往加速器的性能和计算资源利用效率可以分别提升2.2倍和3.62倍。

基于FPGA的动态重构织物瑕疵检测硬件系统设计

在纺织行业快速发展的今天,保证产品质量的一个关键环节就是面料瑕疵的检测。传统的面料瑕疵检测主要依靠人工,不但效率低,还容易出现漏检的情况。该研究基于FPGA(Field-Programmable Gate Array)设计动态重构织物瑕疵检测硬件系统。该系统可对织物图像进行实时采集和处理,并通过动态重构技术对算法执行路径进行优化,从而达到瑕疵检测快速准确、成本降低、生产质量提高的目的。

基于FPGA的动态可重构技术研究

本文提出了两种基于FPGA的动态可重构技术方案,一种是具有低成本、高灵活性和占用硬件资源少特点的适用于地面设备的可重构技术方案;另一种是具有高可靠性和抗单粒子翻转特点的适用于星上产品的可重构技术方案,这两种方案已经在多个产品设计中进行了成功应用。

基于FPGA动态重构的多功能测试技术研究及应用验证

针对目前测试装备与被测对象之间呈现出的"多对多"测试格局,结合FPGA动态重构研究一种多功能测试技术。首先从测试前端、典型信号等效器、测试后端三个方面给出了总体研究方案;然后在阐述了FPGA重构原理的前提下,重点研究了作为测试前端关键技术的FPGA远程动态重构实现方式;以航天装备地面测试为背景,设计了集成多种总线接口的典型信号等效器;从测试算法IP库、上位机等方面设计了测试后端;最后基于上述关键技术研制了多功能测试硬件平台,并开展了应用验证,为促进测试装备与被测对象之间向着"一对多"方向发展提供了一定的理论和方法参考。

基于FPGA的软件无线电局部动态可重构技术的研究

软件无线电的产生对卫星通信系统数字化实现产生巨大意义。随后,基于 FPGA 的动态可重构技术出现,旨在改善资源利用效 率,以小规模的 FPGA 芯片来实现具备更多功能与更多空间的系统动态部分可重构技术使得软件无线电的开发周期更短,资源预算更节省, 设计更加灵活。本篇文章,主要依据软件无线电理论体系和动态可重构相关原理,在此基础上,设计与制作相应的硬件平台,该平台可实 现软件无线电中部分模块的动态可重构功能,并实现局部动态重构过程,证明将局部动态可重构与软件无线电结合将会使得软件无线电通 信系统更加节省资源且更灵活。

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.

FPGA动态可重构理论及其研究进展

近年来,随着微电子技术和计算机技术的发展,尤其是大规模现场可编程门阵列FPGA的出现,实时电路重构技术逐渐成为国际学术界的研究热点;基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用;文章介绍了基于FP-GA动态可重构技术的原理、分类,重点讨论了动态可重构的实现方法及两种技术,并给出了系统重构设计的流程,同时,介绍了基于FPGA动态可重构技术已取得的成功应用,最后展望了FPGA动态可重构技术的发展前景,并指出了有待解决的问题。

基于FPGA的动态可重构体系结构

提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构,并通过寄存器与网络来保存和传递数据流和配置流,实现了二者的优势互补。以具体实验对该方案进行了验证。

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。

基于局部动态可重构技术的多通道数据采集系统

可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究热点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的多通道数据采集系统普遍采用ASIC集成电路设计,可配置性、灵活性和扩展性差,本文提出一种将局部动态可重构技术应用到多通道数据采集系统的设计方案,提高了系统的可配置性和应用范围,并且系统具有更高的实时性和并行性.

基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少。

FPGA动态可重构数字电路容错系统的研究

在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容错系统设计的新方法 ,和传统的容错系统相比 ,不仅大大节省硬件资源的开销 ,且自适应能力强 。