FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。

基于FPGA的多总线可动态重构监测系统

针对传统多总线数据监测系统中存在的数据传输实时性不高、系统硬件占用资源多、系统可维修性低等问题,设计了以FPGA为核心,以多路RS422、RS232、1553B总线作为通讯接口,以信息识别、信息提取、数据融合、多总线动态重构、双冗余传输为主要功能模块,以信道速率动态调节的RS422为数据传输路径,采用双冗余传输方式,依据FPGA标准化设计思路,提出了基于FPGA多总线动态重构监测系统设计方案。实验测试结果表明:在20、60、-40℃环境温度下,多总线动态重构时间均小于1 s,数据传输误码率远低于0.02%,系统工作稳定,满足设计需求。

局部动态可重构FPGA的备份与恢复技术

对于FPGA在数字化设计应用中智能化、动态灵活的新需求,以局部动态可重构为基础,将逻辑功能抽象为类似软件进程的硬件进程,结合实时任务RT Linux内核实现硬件进程调度,通过FPGA局部功能备份与恢复技术实现在操作系统层对FPGA片上逻辑功能进行实时中间状态备份、功能中断重载切换及原始功能中继运行恢复。在FPGA上实现多任务并行可切换调用,并验证硬件功能线程调度及硬件进程的备份、切换、恢复功能,为FPGA在适应智能、高效、高动态、高可塑性的前沿数字系统设计提供新思路和实用参考。

一种基于动态部分重构的FPGA自修复控制器

由于FPGA具有灵活性高、开发周期短和性能强等优点,被广泛应用于航空航天自动化电子设备中。以航空航天强辐射环境下SRAM型FPGA易受到单粒子效应的影响、会导致电子设备发生故障为研究背景,以提高SRAM型FPGA的可靠性、硬件资源利用率和减少故障修复时间为目标展开研究。基于FPGA动态部分重构技术设计了一种自修复控制器,能够根据系统的故障自检测信号,自主完成FPGA故障区域中部分位流的调度和配置刷新,有效缓解了单粒子应对FPGA器件造成的影响。实验证明:该自修复控制器的可行性和高效性可提高航空航天自动化电子设备的安全性和可靠性。

基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少。

局部动态可重构FPGA进程式调度系统设计与实现

针对6G时代多样的边缘计算要求,基于FPGA上的可重构技术可以实现更低的时延同时提供多样性的服务。基于局部动态重配置的思路,使用ICAP接口对FPGA资源进行重新配置,从而实现FPGA逻辑上的局部动态可重构方案。借鉴操作系统中软件进程管理的思想,基于Linux操作系统中引入硬件进程的概念,这样可以将一整块FPGA资源划分为多个小的FPGA资源块,每一个小的可重构的FPGA资源块都可以抽象成为一个硬件进程,硬件进程实际并不运行在CPU上而是运行在FPGA逻辑资源区域中,在操作系统上只是硬件进程的软件语言描述。由此,设计出CPU加FPGA的硬件方案来实现局部可重构系统,并在Xilinx公司Zynq系列芯片上进行了验证,将FPGA硬件资源进行进程式调度以及资源分配,大大提高了FPGA硬件资源的利用率以及灵活性。

FPGA动态部分重构的研究及位流信息重构的实现

FPGA动态部分重构是目前可重构系统发展领域的一大研究热点。本文首先分析了基于模块和基于差异的动态部分重构的特点,然后提出了一种基于FPGA位流文件的动态重构方法,它能够克服原有重构技术的局限性。最后对该技术下FPGA信息重构的实现进行了验证。

基于FPGA动态部分重构的D/TMR系统设计

在空间环境中,系统的可靠性是保障系统正常运行的关键。针对此问题,提出了一种基于FPGA动态部分重构的D/TMR系统设计,正常工作时采用DMR系统,具有较低的面积开销和功耗;当系统出现故障时,利用FPGA部分动态重构技术切换为TMR系统,不需要额外的故障检测与定位电路,就可以保持系统功能的连续性与可靠性。经实验验证,该设计方案具有可行性。

基于FPGA部分动态可重构的信号解调系统的实现

针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性,并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点,可以对其它通信信号处理系统设计提供一定的参考。

物联网背景下FPGA智能节点芯片的动态可重构设计分析

在物联网背景下芯片的设计对于提升产品结构性能而言,起到了重要的影响,在机械工程、电子信息发展领域得到了广泛地运用。同时,结合物联网背景环境来看,FPGA的结构革新问题引起了人们的广泛关注,尤其是FPGA的动态重构问题,是机械工程领域研究的一个重要问题。本文探讨了物联网背景下FPGA智能节点芯片的动态重构设计问题,希望能够为FPGA结构革新问题的研究发展提供一定的参考及指引。

基于聚类分区算法的FPGA高效动态部分可重构设计

当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义。在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案。该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10%,可重构面积减少了约18.5%。

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.

FPGA动态可重构技术原理及实现方法分析

FPGA动态重构技术主要是指对于特定结构的FPGA芯片 ,在一定的控制逻辑的驱动下 ,对芯片的全部或部分逻辑资源实现在系统的高速的功能变换 ,从而实现硬件的时分复用 ,,节省逻辑资源。本文以SRAMFPGA的可重配置特性为基础 ,结合几种新型的动态重构FPGA芯片结构 ,分析了FPGA动态重构技术的原理 ,讨论了其实现方法。

FPGA动态可重构理论及其研究进展

近年来,随着微电子技术和计算机技术的发展,尤其是大规模现场可编程门阵列FPGA的出现,实时电路重构技术逐渐成为国际学术界的研究热点;基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用;文章介绍了基于FP-GA动态可重构技术的原理、分类,重点讨论了动态可重构的实现方法及两种技术,并给出了系统重构设计的流程,同时,介绍了基于FPGA动态可重构技术已取得的成功应用,最后展望了FPGA动态可重构技术的发展前景,并指出了有待解决的问题。

基于FPGA的动态可重构体系结构

提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构,并通过寄存器与网络来保存和传递数据流和配置流,实现了二者的优势互补。以具体实验对该方案进行了验证。

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。

FPGA动态可重构数字电路容错系统的研究

在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容错系统设计的新方法 ,和传统的容错系统相比 ,不仅大大节省硬件资源的开销 ,且自适应能力强 。

动态部分重配置及其FPGA实现

动态部分重配置充分利用了FPGA芯片提供的可重配置功能,提高了FPGA芯片的利用率,减小了FPGA芯片的配置时间,有效地提高了系统的整体性能。该文介绍了动态部分重配置的两种实现方法,并在Spartan-ⅡFPGA上进行了验证。

FPGA动态重构技术在算术逻辑单元中的应用

基于Virtex2-Pro ML310开发环境,使用基于模块(Module-based)的部分动态可重构方式,实现了动态重构技术在算术逻辑单元中的运用.实验数据结果表明使用普通方法需要下载的文件大小是使用部分动态重构方法的5.82倍,部分动态重构以较小容量的硬件资源,实现了较大的时序系统整体功能,减小了算术逻辑单元的面积,增加了电路的下载速度并且提高了硬件利用率.

基于BIST的动态可重构FPGA的时延故障测试方法

FPGA市场已经进入极速发展时代,不同的销售商已向市场投入更多更快的FPGA器件。随着FPGA器件的迅速发展,FP-GA的密度和复杂程度也越来越高,使大量的故障难以使用传统方法进行测试,因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。为此重点研究了动态重构FPGA及其基本结构、特点;在此基础上探讨了基于BIST技术的FPGA时延故障测试方法,并成功应用于Lattice ORCA 2C系列FPGA中。实验证明,该BIST方法是可行且有效的,并且不需要昂贵的ATE设备。