道路平整度检测多源数据高精度同步采集

随着使用年限增加,道路出现了不平整等路面损坏情况,急需一种快速、有效的道路平整度检测设备对道路进行检测。设计了一种道路平整度检测多传感器数据同步采集系统,以FPGA为控制核心,利用GPS输出的NEMA数据和高稳晶振建立高精度的时间基准,采用A/D采样的方式进行同步数据采集。为提高系统的抗干扰能力和数据采样的精度,传感器信号调理电路采用差分放大和抗混叠滤波设计。实验结果表明,该系统完成了多传感器数据高精度同步采集,时间同步精度为微秒级,能够为评价路面平整度提供高精度原始数据,具有数据采样精度高、稳定性好、抗干扰能力强、成本低等优点,已在武汉夕睿光电技术有限公司的道路检测车上得到成功应用。

基于FPGA时序同步检测的电视信号自动检测算法

采用FPGA对电视同步信号时序进行监测,采用数字图像分析技术对电视图像内容进行监测,可以发现同步时序异常变化并进行自动信号切换;同时应用FPGA设计实现对电视同步信号的实时检测,并给出检测程序;使用图像分割方法建立电视信号初始模板,研究了建立精确图像模板的动态更新方法。

道路平整度检测多源数据高精度同步采集分析

本研究旨在提高道路平整度检测的精确性和可靠性,通过多源数据高精度同步采集与分析,以解决传统单一传感器检测精度不高的问题。采用先进传感技术,结合激光测距仪、加速仪等多种感应装置,实时获取路面多维度数据,确保数据一致性与准确性。建立统一数据同步采集平台,保证数据采集持续性与可靠性。最终,通过数据加工与解析,提炼出重要信息,为道路平整度的评估与改善提供科学依据,确保道路管理的高效运作与安全性。

基于FPGA+ARM的永磁同步电动机高精度转速检测

为了满足高性能伺服系统对速度反馈精度的要求,提出了一种基于FPGA+ARM的永磁同步电动机高精度转速检测方法。利用FPGA并行处理的优势,同时检测编码器反馈信号完整周期个数及非完整周期长度,从而弥补了使用传统微处理器编码器接口无法测量非完整周期长度的问题,既提高了速度检测的精度,又提高了系统的响应速度。该方法用于伺服电机转速检测,并与M/T法检测速度进行对比。实验结果表明,该方法检测出的速度精度较高,对于提高速度反馈精度,改善伺服系统的控制性能具有实际意义。

基于FPGA的多路红外信号同步检测方法与实现

提出一种对多路红外脉冲信号进行同步采集的设计方案并给予工程实现;为了提高系统的可靠性,设计中采用FPGA技术解决了采用普通电路实现时布板面积大、元器件数目多、电路复杂且难以同步等问题;该系统具有检测路数多、同步性能好、外部电路简单、成本低廉等优点;实际应用结果表明,该检测系统可靠性高,稳定性强,可扩展性好;不仅可应用于物体红外特性的分析,还可应用于红外图像的采集与处理等其它用途。

同步接口电路时序检测实用方法

根据我国航天测控通信网中设备现状,针对同步数据传输中存在的因接口设计不规范、不匹配而引发的异常现象,从实际需要出发,通过国内外多个相关标准的综合分析研究,确定了与标准相适应的时序关系判断依据,结合以往工程经验,提出了简便实用的检测方法和时序关系异常判定原则,制定了切实可行的解决措施。应用方法解决了多个数据传输异常问题,并在后续设备联试和接口排查中得到推广应用和检验,取得良好效果。

配电线路干线断线故障同步时序信息检测方法

面对当前使用的FP-Growth算法、AdaBoost算法受到负载电路谐波突变量影响,存在故障信息检测无法大的问题,提出了配电线路干线断线故障同步时序信息检测方法。构建同步时序关系模型,设置配电线路干线断线故障位置判定规则,以初步确定故障位置。依据故障位置,建立决策属性机制,由此设计基于同步时序信息的断线故障检测流程,获取最终故障位置信息。根据实际负载的波动情况,检测负载电路谐波突变量,避免干扰信息检测。由试验结果可知,该方法与试验数据最大误差为0.05 A,检测误差较小。

基于FPGA的同步数字复接系统设计与实现

现代数字通信中为了扩大信息的传输容量并提高信道的利用率,往往采用数字复接技术;文章提出了一种基于FPGA实现同步数字复接系统的设计方案,该方案在帧同步检测的关键部分采取前方保护和后方保护的措施,很大程度上提高了系统的抗干扰能力,并采用Verilog HDL硬件描述语言完成系统各组成模块的描述,最后在Quartus II集成环境下进行了系统的综合、布局布线及时序仿真;仿真结果验证了输入输出的逻辑关系,实现了数字复接系统的模块化设计,功能稳定可靠。

基于FPGA的高精度多路同步脉冲产生系统研究

高功率Z-pinch实验采用多路并联的方式来满足其负载对电流的需求,为了实现脉冲功率的有效叠加,要求在满足稳定性的前提下,对每一路脉冲功率系统的运行时序精确控制。高精度多路同步脉冲产生系统针对这一问题,通过对时序逻辑的精确分析,巧妙地运用FPGA技术,使得其数字脉冲延时体系在提供16路触发信号与16路指令信号的同时,仍能稳定工作在200 MHz时钟下,不但很好地满足了不同的实验要求,而且保证了系统的稳定性,提高了系统精度。

一种基于新型同步算法的脉冲UWB能量检测接收器设计

在RFID和无线传感器网络等应用系统中,脉冲UWB(IR-UWB)技术的低功耗和低成本特点具有很大的优势。为了有效地降低功耗和成本,采用了一种基于能量检测,使用开关键控(OOK)调制的IR-UWB接收器,提出了一种使用能量补偿与自适应门限的新型同步与检测算法,此算法降低了接收器的能耗与硬件复杂度。通过对该接收器的仿真及用FPGA硬件实现,表明此算法降低了同步时的功耗及前导序列长度,提高了传输效率,同时保持了系统性能。测试结果表明此接收器架构能够满足在数据率10Mb/s时,功耗仅为1nJ/bit左右,具有低功耗、低复杂度的特点。

基于FPGA设计的电视信号检测方法与实现

文章提出了利用信号时序检测方法监测电视信号的播出中断和非法干扰,采用FPGA设计实现对32路电视同步信号的实时检测,并依此设计出一个电视信号自动监测与报警系统;系统使用Verilog HDL语言进行硬件电路描述,使用Xilinx ISE9.1软件和ModelSim6.2仿真工具对FPGA设计进行配置和仿真,给出了硬件模块设计和部分软件代码;实验结果表明,系统达到了实用要求。

应用于同步加速器时序控制的片上可编程系统的设计

同步加速器对控制信号的时间约束要求非常严格,时序控制是加速器控制系统中十分重要的环节。在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中,时序控制主要采用FPGA+ARM+linux+DSP的体系结构。本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计,可将目前ARM+LINUX的工作完全集成在FPGA内实现,省去专用ARM芯片。其最高工作频率可达185 MHz,硬件资源消耗不到4%。片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置。SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景。

基于FPGA的多通道同步数字锁相放大器

针对多通道弱信号检测的需求,提出了基于FPGA的多通道数字锁相同步检测技术方案。锁相放大器的相敏检波和低通滤波功能采用数字互相关算法实现。通过理论分析,优化了系统设计参数,减少了离散化效应和量化误差对锁相高次谐波抑制能力和动态储备的影响,并用仿真程序对互相关算法和选定的参数进行了验证。所研制的基于FPGA的四通道同步数字锁相放大器具有体积小和成本低等特点,其动态储备达100dB,极限检测灵敏度达到10nV,输入噪声密度为7.4nV/√Hz,通道隔离度大于80dB。

直接序列扩频系统中的伪码同步的FPGA实现

针对直接序列扩频(DS-SS)系统中,需要精确伪码(PN码)同步这一难题,给出了一个基于 FPGA的实现方案,并对其进行了时序仿真及和硬件调试,结果表明电路工作正确可靠,能满足设计要求。

超短波跳频电台同步系统的FPGA实现

采用FPGA实现了超短波跳频电台同步系统中的相关检测及位同步系统 .与传统方式相比 ,提高了系统的检测速度和可靠性 ,有效地减小了虚检和误检率 ,比特同步精度小于F/1 6,实现了同步系统的跟踪调整 .系统设计是在电子设计自动化软件平台上使用VHDL语言进行硬件描述实现的 。

通过时间同步提高分布式入侵检测系统的检测率

分布式入侵检测系统(DIDS)是重要的信息安全措施,如何提高检测率是目前该领域的研究热点。从时间同步的角度,对提高检测率进行了讨论。首先分析了事件序列的正确性是进行分布式入侵检测的前提和基础,并提出时间同步可以改善事件的时序性。然后,结合分布式入侵检测系统典型结构提出了相应的层次式时间同步模型,给出了时间同步算法。实验证明通过时间同步能有效识别事件顺序,在一定程度上提高了分布式入侵检测系统的检测率。

同步米里型序列检测电路的错误输出问题

用一般时序逻辑电路的设计方法设计米里型序列检测电路中存在一些问题,在没有检测到序列时就输出了检测到信号,系统工作出现不正常。分析了存在错误输出的原因之后,提出了一种通过调整输入序列使其与时钟同步,改进状态装换表的设计,以确保系统正常工作的米里型序列检测的设计方法,这种方法有效克服了米里型序列检测的问题,并对米里型时序逻辑电路的设计有通用性。

基于FPGA的钢板板形检测信息采集和处理的实现

在FPGA中设计并实现一个视频采集和处理系统,完成对板形检测信息的采集和空间域图像处理。

一种高效的TD-SCDMA下行链路帧头检测方法及FPGA实现

TD-SCDMA系统采用的是同步CDMA,其上行链路各终端信号在基站解调器完全同步.为实现同步CDMA,我们必须解决下行链路同步的检测、建立和保持等主要问题.在同步CDMA系统中,同步的检测是用软件,通过求相关的方式获得的.传统的相关算法不仅需要时间长、功耗高,而且实现的复杂度高.利用TD-SCDMA帧结构的特殊性构造一种功率比检测的非相干方案以实现TD-SCDMA下行链路的帧头定位,与传统的非相干方案相比,该算法具有较高的性能和较低的复杂度.仿真表明:该算法在较大的信噪比范围内都具有优异的性能,通过Modelsim仿真验证了其正确性.

二维扩频系统帧同步技术研究与FPGA实现

对TF/MCDS-CDMA(time-frequency-domainspread Multicarrier DS-CDMA)系统结构和同步问题进行了详细的分析,根据TF/MC DS-CDMA具有OFDM结构的特点,提出了利用最大似然算法完成整个系统的帧同步,针对最大似然算法运算量和硬件开销大以及TF/MC DS-CDMA可容纳用户及数据量多的特点,在FPGA实现中提出了利用双RAM缓存数据并且在移动求和模块中采用移动窗累加、CP长度可调等措施,一定程度上减少了系统的硬件资源开销,提高了同步模块的运行速度。在QuartusⅡ7.2工具平台上对同步模块电路进行了时序仿真,仿真结果表明,模块电路可以准确地检测到每帧数据的帧同步点,在减少硬件资源开销的同时能够保证整个同步模块的精度,满足预期要求。