基于FPGA的QSGMII接口设计与实现

随着以太网技术的发展,人们对于网络数据交换领域数据处理速度的要求越来越高,同时,国产化以太网接口体现出的可靠性和自主可控性也愈发重要。鉴于此,在某项目中,采用自顶向下的方法设计了基于FPGA的QSGMII接口,实现了协议要求的5 Gbps的传输速率,对其中关键模块的设计原理与思想进行了阐述。设计中提出了一种新型的多路仲裁机制,在保证四通道对齐的同时,提高了对SGMII软核的重用,降低了电路设计的复杂性。对QSGMII接口进行软件仿真,验证了RTL代码功能的正确性。最后,基于VC709的FPGA开发板,通过网络分析软件Wireshark进行数据的单路收发测试,将Xilinx的QSGMII接口硬核和自研的QSGMII接口连接后进行数据对接测试,实现了四路独立的SGMII接口的交织传输。

基于ARM+FPGA实现多种类型接口数据传输的设计方法

【目的】天线实时角度测量设备与天线的控制单元、环形器、信号处理、模拟器等多个外部设备之间存在多种类型的数据传输接口,为满足这些接口在互不干扰的情况下,并行完成高速、准确、无延时的数据传输。【方法】硬件电路采用ARM+FPGA架构,以总线方式将ARM与FPGA通过地址线、数据线、读/写允许、片选、中断信号等管脚接口逻辑连接。由ARM处理器实现主控制程序,通过Keil软件开发,C语言设计。FPGA使用QuartusⅡ开发环境,VHDL语言设计,采用状态机和FIFO技术实现时序、数据、信号输出的设计。【结果】该方法不仅满足了多种类型数据接口并行传输的高速率、实时性要求,而且具有可扩展性。【结论】该方法已经在测控产品中应用,效果显著。

基于高速LVDS接口的FPGA高可靠远程更新系统技术研究

为节省FPGA升级工作的时间和成本,设计了一种利用LVDS替代传统JTAG方式升级的FPGA程序方法,该设计主要由Xilinx FPGA、LVDS芯片、Flash芯片和串口连接线等组成。采用MultiBoot双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA升级方法,节省升级工作的时间和成本。

一种基于PCIE接口的FPGA程序固化与更新方法

基于Xilinx FPGA Tandem PCIE模式配置程序加载原理分析,提出一种基于PCIE接口实现对PCIE板卡中FPGA程序的固化与更新方法,并进行软件开发验证。通过对应用程序、驱动程序以及FPGA内部软核的综合编程使用,该方法具有很高的灵活性,能够适应主机在远程端或者没有下载电缆在现场时的程序更新需求。

国产FPGA高速串行接口误码率测试软件设计

随着内嵌高速串行接口FPGA的广泛应用,其信号质量的监测变得极为重要。设计了1种基于国产FPGA芯片的高速串行接口误码率测试软件,采用软核实现高速串行接口误码率统计、属性动态重配置,利用上位机软件进行实时监测,有效地提高了测试效率。通过实际用例详述了软件进行误码率测试的方法与步骤,进而验证了该软件测试的有效性。研究结果表明,该软件具有较好的用户体验度、较高的测试效率,对FPGA国产化进程起到了积极的推动作用。

基于STM32F407+FPGA的接口测试模块设计

航空计算机接口模块的通信接口种类繁多,各型接口模块接口种类不尽相同,导致测试设备彼此独立,通用性差,产品研制周期长。针对上述问题,提出了一种基于STM32F407+FPGA的接口测试模块设计方案,可覆盖多型接口模块的多种通信接口的测试需求,介绍了模块关键电路的硬件设计及软件设计。该方案充分利用了STM32F407丰富的外设功能和强大的数据处理能力,以及FPGA灵活易扩展的能力。经调试测试,证明了系统的可行性和有效性,具有很好的工程应用价值。

基于FPGA的千兆以太网端口通信设计

针对嵌入式领域中以太网传输速率以及实时性问题,文中提出了一种基于FPGA(Field Programmable Gate Array)的千兆以太网端口通信的设计方案。设计了千兆以太网交换机的转发功能,基于标签转发实现了端对端数据通信。CPU(Central Processing Unit)发出带有标签的数据报文,通过千兆网口输出数据报文,经过RGMII(Reduced Gigabit Media Independent Interface)接口将带标签的数据报文发送给FPGA,FPGA通过内部逻辑判断标签中的输出端口号域并去除标签,从相应千兆网口向连接设备输出数据报文。外设通过千兆网端口输入数据报文,通过SGMII(Serial Gigabit Media Independent Interface)协议将数据报文发送给FPGA,FPGA通过内部逻辑添加标签并轮询输出给CPU,从而实现多个千兆网口连接设备互通。实验结果验证了FPGA逻辑的可行性和有效性,传输速率达到1 Gbit·s-1,报文转发延时小于100μs,报文丢包率为0%,数据传输稳定性较高,满足现有项目的实际需求。

基于FPGA的LVDS+RS422远距离高速通信设计与实现

针对高速信号远距离传输时存在数据可靠性下降的问题,文中设计了一种基于FPGA的软硬件结合的长线传输方案。该系统在数据传输过程中,采用NI公司的LVDS串化器芯片SN65LV1023A和SN65LV1024B作为发送与接收芯片。驱动器和均衡器的配合使用,减少了信号衰减,同时增加了电路的驱动能力和信号传输距离。在指令传输与状态反馈的电路中采用RS422通信协议,并加入保证传输可靠性的隔离芯片,极大地简化了电路。在软件方面为提高抗干扰能力,添加了8B/10B编码、指令的三判二机制和校验字,降低了误码率,提高了传输稳定性。经验证,此设计可在90 m电缆以320 Mbit/s速率零误码传输。

基于FPGA+ARM的异构列车数据交互系统

本文设计并实现了基于FPGA的主机与ARM端的数据通信接口。其中,FPGA实现了与主机交互的PCIe接口功能以及与ARM交互的FMC接口功能。本文完成了PCIe接口和FMC接口传输性能测试,同时也进行了主机与ARM的数据回环测试。测试结果表明,本文设计满足了整体的系统设计指标要求,其中PCIe1.0接口速率可达820 MB/s。

高速以太网接口电路设计与FPGA实现

随着计算机网络接入技术千兆以太网在各个科技领域的广泛应用,愈来愈多的研究倾向于设计高速以太网接口电路,以实现当局部设备接入网络时,数据能够以更高速率、高效率地进行传输。文章根据局域网中两个工程机之间需要发送数据包的需求,设计了包含FPGA板卡在内的利用以太网接口互传数据传输系统的实现方案。同时还设计了基于Xillinx公司IP核的MAC层控制模块,该模块不仅可以完成标准千兆以太网帧的数据传输,还能够通过配置模块来完成数据打包与解包的工作。由测试实验可知,文中设计的高速以太网接口电路能有效的传输高清视频数据流,并在传输过程中未出现视频流卡顿和数据包丢失的现象,因此有较高的工程应用价值。

基于FPGA硬件设备数据传输接口的故障检测技术

针对用户对设备全周期综合保障需求,介绍一种基于FPGA硬件设备数据传输接口故障检测技术的设计流程和实现方式,该技术设计合理,使用方便且可靠性高,便于在硬件平台中推广应用,对于提升设备稳定性、可靠性具有重要意义。

基于CoaXPress接口的高速串行传输系统设计

CoaXPress是一种新型高速数字图像传输接口标准,适用于各种高速和高带宽图像传输应用。本文设计实现了一种基于CoaXPress接口的高速串行传输系统。针对多路高速串行数据传输、调度、缓存和同步难题,硬件上每个模块设计4路CoaXPress接口,模块以FPGA为核心,采用PCIe3.0×8接口与主控制器进行通信,使用DDR4缓存高速数据;FPGA固件逻辑设计中使用XDMA硬核与主控制器进行通信,使用FDMA完成对DDR4的数据调度,使用GTH收发高速串行数据;采用FIFO缓存同步技术和PXI_TRIG触发总线技术相结合的方法,成功地实现了8个CoaXPress发送模块共32路发送接口之间的同步。最终对CoaXPress接口模块和系统进行了测试,CoaXPress接口的眼图、码速率、误码率、同步精度均满足要求。本文所设计的基于CoaXPress接口的高速串行传输系统工作稳定,性能可靠,已应用于新一代空间飞行器载荷—数传链路测试。

维护接口单元硬件设计

嵌入式计算机模块接口种类繁多,通信协议不尽相同,增加了对设备调试与维护的难度,针对该问题,提出一种基于CPU+FPGA的维护接口单元设计方案,覆盖了多种接口的使用需求,可用于不同模块的调试和维护,提高了测试覆盖率和便捷性。方案充分利用了CPU丰富的外设功能和强大的数据处理能力,以及FPGA灵活易扩展的能力,将不同模式的接口集成在维护接口单元主板上,并对其性能和布局进行了优化。经调试测试,证明了方案的可行性和有效性,具有很好的应用前景和工程价值。

基于FPGA和ARM架构的串行通信接口模块设计

介绍了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)和高级精简指令集计算机机器(Advanced Reduced Instruction Set Computer Machine,ARM)架构的串行通信接口模块;利用FPGA的可编程性,实现自适应串行通信接口RS-232同步/异步串口控制功能和协议解析功能。同时,利用ARM实现数据流控、数据转发、设备远程控制等网络控制功能。设计结果表明,采用FPGA+ARM架构实现的24路串行数据通信接口模块,从串行通道上接收来自串行数据源或其他终端的信息,再经协议解析后送往服务器,同时将以太网上接收到的来自服务器的情报信息,按指定协议格式封装后通过24路串行通道发送远程终端。

基于FPGA的远程直流电机控制系统研究

针对外场试验中运动控制系统实时性与准确性问题,提出了以FPGA为核心的以太网传输电机运动控制系统方案;通过上位机完成对多个直流电机方向、速度、位置等的远程控制,实现了软硬件相结合;采用YT8511/H芯片、RGMII接口和Altera官方IP核搭建了FPGA的高速以太网通信接口,运用三段式状态机实现了UDP通信协议,通过增量式光电编码器完成电机位置反馈,以Verilog硬件描述语言为基础,编写了电机驱动程序和编码器信号处理程序,对系统的通信、输出脉冲以及编码器信号处理进行了实验和仿真;结果表明,系统满足远距离控制需求,定位精度可达0.09°,有较好的移植性。

基于FPGA与AD/DA的JESD204B协议通信与控制模块设计

为了完成高速射频信号的采集与发射,设计了基于FPGA、模数转换器AD9680与数模转换器AD9144电路的通信与控制模块。硬件设计主要包含前端设计、时钟设计、控制部分设计。软件部分则详细阐述了程序结构、模块设计以及程序执行流程。为兼容各种不同的AD/DA芯片且便于移植复用,所有数据处理以及寄存器配置都在FPGA的处理系统(PS)部分完成,在可编程逻辑(PL)部分完成与PS以及外设的数据交互与存储。该软件整体可视作一个软件封装IP。使用FPGA为主控芯片与AD/DA完成10 Gbit/s的线速率JESD204B链路通信,并以2 GSa/s的转换速率进行数据采集与发射,验证了设计的正确性。

基于FPGA的JESD204B接口设计

针对传统的ADC数据传输方式存在的问题,提出了基于FPGA的JESD204B接口设计方法。该方法利用FPGA内部的高速串行接口以及IP核实现JESD204B协议的物理层和数据链路层的功能。硬件测试结果表明,该方法使用FPGA实现JESD204B接口,满足FPGA与高速ADC芯片之间通过JESD204B链路进行数据传输的需求,提高了数据传输的稳定性。

基于FPGA GTP光纤传输的贾卡梳控制器设计

随着拉舍尔压电式贾卡经编机往多梳节,大花型,多针床等方向的不断发展,以CAN总线为代表的传统工业现场总线满足不了经编机实时花型数据传输要求,有鉴于此,该文设计了一种基于FPGA的GTP光纤数据传输的压电贾卡梳控制系统。该控制系统收发双端主控芯片采用Xilinx Virtex-5系列的XC5VLX50T18的高速GTP接口实现了高速数据传输,在经编机运转时,根据主轴触发信号,将相应位置的花型信息利用光纤收发模块输送至压电贾卡梳驱动器。实验表明,该FPGA贾卡控制器传输速率可工作在触发频率6K的速率上并使当前RD6机型的转速由850rpm提高到3000rpm左右。因此该控制系统具有良好的应用前景。

一种跟踪雷达通信接口的设计与实现

在现代战争中,由精确制导雷达组成的防空武器系统发挥着至关重要的作用。近年来,我国研制的新型雷达装备日益复杂、先进。由于雷达系统的复杂性,其中各个系统之间通信的稳定性、准确性、实时性显得格外重要。本文针对某跟踪雷达信号处理与其他各个分系统之间的通信需求,提出了一种基于FPGA的多源数据通信接口设备的设计与实现,基于Quartus 15.1软件环境,采用Verilog HDL语言进行开发。通过实际验证测试,该通信接口模块能够准确、实时地完成数据传输。

基于FPGA的图像传感器驱动控制与协议解析

在当前图像采集领域高分辨率、高帧率的要求下,移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议成为主流的高速图像数据传输协议。基于MIPI协议,采用IMX214图像传感器,通过自主设计图像数据采集板,满足4通道高速差分信号传输,提出一种高速图像传感器数据采集电路的设计方案。使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)对图像传感器进行驱动控制与协议解析。测试结果表明,所设计的Verilog代码能够正确配置图像传感器的寄存器,并完成工作模式切换、字节串并转换、包头解析与格式转换等步骤,最终获得原始图像数据。