基于FPGA的OFDM基带软硬件联合验证平台的设计

针对OFDM基带系统的软件仿真和硬件验证,提出并设计了一种基于FPGA的OFDM基带系统软硬件联合验证方案。在该方案中,基带系统由上位机的软件基带部分和FPGA的硬件基带部分组成。两者之间的数据连接由基于以太网的UDP协议实现,从而在验证平台上实现了完整的基带系统。应用实例表明,在所提出的基带系统验证平台中,软件仿真可以运行于实际信道,硬件验证的结果可以得到灵活的实时处理。因此该平台为基带系统的设计提供了从算法研究到硬件实现的统一测试环境,有效提高了设计效率。

基于RISC-V处理器的软硬件联合验证平台设计与实现

针对目前RISC-V处理器业界不成熟的验证思想和单一验证方法的欠合理性,提出一种软硬件联合验证平台。将原有处理器级的行为验证升级成SoC系统级的行为验证,并以此为基础,改进原有的单一软件验证和硬件验证模式,联合形成一种结构合理、内容清晰和便于移植的验证方案。并将提出的验证方案使用高级软件编程语言C++和验证描述语言SV HDL,运用verilator的软件验证和FPGA的硬件验证,实现基于RISC-V处理器的软硬件联合验证平台设计。实验结果表明,所设计的平台能够有效地提高验证的一般性和全面性,使用C语言进行验证降低了验证的门槛,增强了验证与实际应用的关联性,模块化设计和可移植性使其能够适应不同的设计需求和应用场景,为RISC-V处理器的进一步研究和开发提供了强有力的支持。

FPGA设计中软硬件自动协同仿真平台的搭建及验证

随着FPGA设计功能越来越强、器件结构越来越复杂,其验证的复杂度就越来越高。对于一个大规模FPGA设计,其逻辑验证的效率和可靠性往往决定了任务的成败。本文介绍了一种软硬件自动协同仿真平台的搭建,在此平台上对AES算法的RTL实现进行测试验证,与传统RTL级验证相比,软硬件协同仿真大大提高了逻辑验证的验证效率和测试覆盖率。

基于DSP+FPGA的飞控系统硬件平台设计

针对某浮空器飞控系统多接口通信、低功耗、小体积、低成本的应用需求,设计了基于DSP+FPGA的飞控系统硬件平台。介绍了硬件平台总体结构设计;对飞控系统的接口资源模块及系统电源模块进行了设计;通过单板调试和搭建集成测试平台对硬件平台的硬件特性及接口功能进行了验证。验证结果表明:硬件平台具有高数据处理性能、良好接口协同工作能力、低功耗、开发成本低等特点,能够满足飞控系统的工作需求。此硬件平台可广泛应用于导航监测领域,为今后飞控系统的设计提供了广阔的思路。

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。

FPGA通用验证平台建立方法研究

现场可编程门阵列(Field Programmable Gate Array,FPGA)的设计可靠性直接影响产品的可靠性,因此必须对FPGA设计进行高效和充分的验证.对传统功能仿真验证进行了分析,从验证方法和方法学角度阐述了验证平台的发展趋势,提出并实现了一种层次化的通用验证平台,利用该平台对两个被测设计(Design Under Test,DUT)进行验证.验证结果表明,该方法建立起的验证平台具备一定的通用性,可有效提高验证覆盖率和验证效率.

基于FPGA阵列的超大规模SoC验证平台

介绍了超大规模片上系统(SoC)验证平台的设计与实现。该验证平台采用多片现场可编程逻辑门阵列(FPGA)构成超大规模FPGA阵列,针对SoC的典型特点设计了平台拓扑结构和组成单元。该验证平台仿真规模大、互连资源丰富、工作频率高、扩展灵活。应用实例表明该平台具有良好的实用价值。

基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.

基于龙芯2F处理器的硬件验证平台的设计与实现

针对高性能处理器龙芯2F的逻辑验证和性能测试,本文设计和实现了一套硬件验证平台环境,既能验证处理器流片前的逻辑功能,也能测试处理器流片后的性能指标。实验结果表明,本文设计的硬件验证平台能够有效验证龙芯2F处理器的各项功能和性能指标。

基于FPGA的网络应用硬件开发平台的实现

本文介绍了基于FPGA和MPC860架构的网络应用硬件开发平台的设计原理及具体实现,讨论了其优于网络处理器的性能特点,给出了利用该平台进行网络应用开发的实例,并介绍了其在网络课程教学中的重要应用。

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(systemon programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.

高性能画质处理算法通用FPGA验证平台

本文介绍了一种通用的画质处理算法FPGA硬件验证平台。该FPGA硬件验证平台是为验证画质处理算法而设计的,具有视频功能全面、逻辑容量大、时钟资源丰富、支持显示屏接口种类多和机械结构可靠的优点,是进行视频画质处理算法验证比较理想的FPGA验证平台。

基于FPGA可编程平台的计算机硬件实验教学

针对当前高等院校计算机专业硬件类课程的实验教学现状及存在问题,以设计完整的CPU系统作为统一实验目标,提出适合本科生综合素质和创新能力培养的层次化计算机硬件实验教学体系,通过采用EDA技术作为唯一实验方法,实现对专业人才的多层次能力培养,阐述一种能够利用FPGA可编程平台和Verilog HDL硬件描述语言实现全系列硬件课程实验一体化教学的全新实验教学模式。

基于ARM7TDMI的SoC的FPGA验证平台的设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。

基于FPGA的加密算法验证平台设计

为加快加密算法芯片的设计周期,提出了一种基于FPGA的设计验证平台,即将加密算法用FPGA加以实现,并利用数码显示直观观测结果,以验证设计的正确性。以DES算法为例,详细论述了该平台的系统结构,控制原理以及加密算法的设计验证过程。实验结果表明,该FPGA设计验证平台不仅缩短了加密算法的硬件开发开发周期,还为加密算法的开发提供了灵活性和实用性。

微处理器硬件验证平台的设计与应用

提出了面向高性能微处理器功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器微处理器验证平台的实现。该验证平台提供了在线仿真和模拟加速两种验证模式,通用性好,已成功验证了自主设计的64位通用微处理器的正确性和兼容性。

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。

FPGA设计验证中的软硬件协同仿真测试方法

在FPGA设计验证中通常采用软件仿真的手段验证功能的正确性,有时也会配合采用硬件仿真手段,但软件仿真和硬件仿真分别存在仿真过程耗时长和可监测性差的不足,难以很好地满足FPGA验证工作的需求.针对FPGA验证工作中软件仿真和硬件仿真的局限性,通过对软仿、硬仿及软硬协同3种仿真手段进行比较,提出软硬件协同仿真的基本原理及技术手段.在软硬件协同仿真平台上分别对某基带FPGA软件和某采集控制FPGA软件进行实例验证,并与采用纯软件仿真的结果进行比较.结果表明:相对算法复杂度较高的某基带FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的10倍;相对控制复杂度较高的某采集控制FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的30倍.实验结果证明了该软硬件协同仿真技术的可行性和高效性.

基于FPGA云的实时图像处理在线验证平台设计

针对FPGA图像处理算法快速验证问题,设计了基于FPGA云的实时图像处理在线验证平台。平台基于具有FPGA计算加速功能的云服务器搭建,包括硬件逻辑架构和软件驱动框架。其中,前者由图像虚拟捕获模块、图像虚拟输出模块及基于DVP协议的虚拟用户接口构成;后者以OPAE架构为基础,实现用户应用与FPGA逻辑数据交互。该平台以FPGA云服务器上用户图片或视频为激励,图像虚拟捕获模块捕获激励数据,通过虚拟DVP接口发送至用户图像处理模块,处理结果经虚拟DVP接口、图像虚拟输出模块后由软件驱动读取、整合并实时回传,像素时钟100 MHz。经彩色图像高斯滤波在线实验验证,该平台在简化传统验证模式外设架构的同时,能够快速验证用户自定义图像算法模块,提高了图像算法的原型验证效率。

一种采用硬件加速器的卫星导航接收机通用验证平台

随着卫星导航接收机性能的倍增,接收机内数字集成电路规模日益庞大,仿真验证能力已经成为制约规模庞大、功能复杂的数字接收机集成电路设计制造的瓶颈。仿真验证作为芯片前端设计验证的重要环节正不断进步,传统的卫星导航接收机使用的NC-Sim、ModeSim等软件仿真的速度劣势尽现,难以胜任大数据量仿真验证;现场可编程门阵列加载Chip-Scope在线仿真验证虽然速度很快,但是可见波形少,存储数据长度有限,无法设置触发条件,每次修改后需要花费大量的时间重新综合、布局布线,无法适应现代数字卫星导航接收机集成电路开发的需求。为适应北斗导航接收机数字基带芯片的开发需求,设计了一种采用Palladium硬件仿真加速器的卫星导航接收机通用验证平台,实时接收基带数据,完全模拟卫星导航接收机工作的实际状态。对大规模集成电路设计而言,与传统方法相比,具有综合时间最短、仿真时间最少、所有信号波形可见、数据存储长度大、触发条件可灵活配置的卓越性能。