Flash片内数据的高速回读系统设计

针对导弹飞行后数据记录装置的部分接口受损而无法顺利回读飞行数据的问题,研发了可以高速回读存储芯片片内数据的Flash读写设备,在FPGA内置的LVDS收发器基础上利用Aurora协议设计了每通道速率可达1.5625 Gb/s的高速并行收发链路,以及在串/并转换的基础上设计了传输速度较慢的备用串行读数链路。系统实现了高速读数接口和备用读数接口皆可顺利将Flash芯片片内的数据无丢帧地回读传输至测试台进行评估、分析、利用,具有硬件设计简单、回读数据方便快捷的特点。

基于FPGA实现的PCIE协议的DMA读写模块

PCI Express协议由于其高速串行、系统拓扑简单等特点被广泛用于各种领域,尤其是在信号处理领域。Xilinx公司的Virtex5的LXT系列和SXT系列的FPGA集成了一个可用于8X PCI Express传输的Endpoint硬核。本文介绍了一种在PCI Express硬核的基础上实现DMA读写的方法,在PCI Express单字读写的基础上实现了DMA读写。基于此方法实现的FPGA模块大大提高了RC与EP之间的数据传输带宽,在大带宽的需求领域中有广泛的应用。

FPGA读写CF卡文件的技术实现

文章介绍了CF卡的基本结构,详细阐述了笔者依据映射存储模式下CF卡的存取原理,设计了工作在TrueIDE模式下的CF卡与FPGA的接口电路,按照FAT32格式实现了对CF卡进行标准文件的读/写操作,设计了完整的系统应用软件,给出了用Verilog HDL语言编写的读取CF卡一个扇区的数据的源程序。

FPGA与并行FLASH交互的分析与实现

FLASH存储器可以被多次擦除并且多次重复编程,更因其容量大、数据写入后的非易失性在各种工业产品中得到了最广泛的应用。相控阵雷达波束控制电路中需要对大量初始相位数据进行存储,为了解决该问题提出了FPGA与并行FLASH存储器的交互与实现方法。该并行FLASH存储器具有容量大、快速访问、较低功耗,擦写次数多,可靠性高等特点。采用该并行FLASH存储器之后,可以实现将天线测试完成后所产生的大量初始相位数据存储在外部独立芯片中。这样不仅提高了波束控制电路中主控芯片FPGA资源的利用率,同时还提高了相控阵雷达波束控制电路的通用性和易用性。

基于CPLD/FPGA的USB读写控制器

随着计算机科技的发展，无纸办公日益成为各单位日常办公的主要形式。而随着USB存储设备日益广泛的使用，数据泄漏的危害也越来越严重。因此在单位内部对USB存储设备的操作权限进行控制是很有必要的。

基于ARTIX-7 FPGA多端口DDR3读写设计

FPGA外挂DDR3作为存储器,在许多产品中都有着广泛的应用。FPGA+DDR3设计时,一般都会使用FPGA自带的DDR3控制器IP Core,缩短开发周期。然而面对着产品的升级需求时,产品中的核心器件FPGA也会相应的进行升级,但IP Core未必兼容,比如在以往应用十分广泛的XILINX SPARTAN-6的DDR3控制器IP Core可以支持多端口读写设计,但升级到ARTIX-7的DDR3控制器IP Core则不支持多端口模式。基于这个问题,本文给出了基于ARTIX-7 FPGA多端口DDR3读写设计方案,并进行仿真验证。

基于串行总线和FPGA的FLASH烧写方法研究与实现

当前FPGA的程序多保存在外部FLASH中,在上电时将外部FLASH中的程序加载到FPGA中,对FLASH中程序的操作需要用到专用的软件和专用的下载器,本文旨在开发一种无需专用下载器和专用软件,仅需串口即可实现FLASH烧写的方法。

电脑提花圆纬机提花数据读写与实现

将STM32嵌入式芯片应用于电脑提花圆纬机控制系统的结构设计,研究了该控制系统中的U盘花型数据控制器读取与实现过程,及Flash文件存取过程。花型数据文件的存储采用了索引的方式,极大地提高了文件的存储和读取速度,为Flash存储器中的文件管理提供了便利。这种U盘读取和Flash文件存取的管理方式也适用于其他针织类设备控制系统的设计,可为电脑提花针织类设备的研发提供参考。

GPIO模拟ata接口实现CF卡读写

小型的数据采集系统中,选择CF卡作为数据记录介质仍然是最经济方便的。本文提出了一种设计方案,利用微型控制器最常用的GPIO口来模拟ata磁盘驱动器接口,实现CF卡的读写操作。该方案操作简单,易于实现,成本低,适合各种微型控制器。

基于UltraScale架构FPGA的DDR3用户接口优化系统

为满足高速传输系统领域对于实时、高速数据采集与缓存的需求,结合Xilinx提供的基于UltraScale架构的XCKU060,在了解FPGA与DDR3相应节点的定义与特性的基础上,对其引脚进行合理分配连接,使其能够成功在IP核上运行使用。为了方便用户在软件方面的使用,在此基础上对其控制器接口引入读写FIFO和读写逻辑控制模块,优化了接口封装,并在VIVADO软件对读写过程进行测试。该方法可满足高速、大容量、实时数据的读写要求,充分发挥了DDR3存储的灵活性。

基于FPGA的NAND Flash ECC校验

基于Flash存储器的Hamming编码原理,在Altera Quartus II 7.0开发环境下,实现ECC校验功能。测试结果表明,该程序可实现每256 Byte数据生成3 Byte的ECC校验数据,能够检测出1 bit错误和2 bit错误,对于1 bit错误还能找出其出错位置并予以纠正,可应用于NAND Flash读写控制器的FPGA设计,保证数据传输的可靠性。

基于FPGA的FLASH存储板的CPCI接口设计

介绍FLASH存储板上基于FPGA实现CPCI接口的方案,其中包括从模式下单周期读写和主模式下DMA的实现。最后结合开发实例,介绍了如何开发PCI接口的DMA驱动程序。

闪存在存储卡中的读写设计

以一款NAND型flash存储器芯片为例,论述了用c语言如何设计数据读写程序的详细过程．

一种提升Nor Flash擦写热点寿命的方法

目前市场上通用的Nor Flash存储器,每个擦写单元的循环擦除/编程寿命一般在10万次左右,超过该寿命后Nor Flash将工作在不稳定状态,甚至造成信息数据读写失效。本文详细阐述了一种基于热点区域地址映射的Nor Flash动态损耗均衡方法。该方法通过设计特定的Nor Flash硬件结构,结合扇区内地址映射的方式,可以有效提升flash热点区域的擦写寿命。

FLASH写溢出功能测试与问题分析

当使用FLASH来存储数据时,相同的地址不能重复写入数据。在没有擦除的情况下,重复对同一个地址进行写操作,会使得存储的数据内容出错,从而导致从FLASH中读出的数据出错。因此,需要对FLASH的写溢出功能进行测试。当FLASH中的所有好块被占用,FPGA应能自动停止写入数据,等待下一轮的写操作。

一种多通道共享读写SDRAM的仲裁方法

随着目前数字技术的发展,多通道数据的高速采集处理获得了广泛的应用,面对大的数据吞吐量,往往需要共享一块大的缓存空间(外挂的大容量存储SDRAM或是DDR)。而大多时候多通道之间的实时数据流量并不一定平衡。这样,必须有一套合理多通道复用仲裁方法,达到整个数据存储效率最大化,用最小的存储空间达成最大的平均吞吐。本文提供了一种在FPGA内部实现多通道数据和外部存储的交互仲裁机制设计方法,考虑到通道间的数据流量平衡和延迟平衡,达到提升多通道独立双向存取共享存储空间流控的目的。

一种基于FPGA的CPCI总线接口设计方法

在深入研究CPCI总线标准基础上,文章介绍了基于FPGA的CPCI总线接口通信模块设计方法,通过硬件描述语言产生相应的控制时序信号来控制数据总线和地址总线,完成CPCI总线接口通信功能,并利用Signaltap仿真工具验证CPCI总线接口通信的有效性。

高密度NAND Flash存取性能及其宿主控制器接口

介绍了高密度K9K8G08U0M NANDflash芯片的内部组成、引脚配置、各种读操作、页面编程、块擦除、写保护等操作时序和状态查询。提供了NAND flash存储器与其宿主控制器的标准接口逻辑。

FPGA实现PCI总线接口技术

PCI总线广泛应用于计算机系统中,是目前主流总线标准。FPGA是当前电子系统设计中最热门的话题之一。本文介绍了一种简单、灵活、占用资源少、基于FPGA实现的PCI总线接口技术,并且在自制的多媒体通信卡中得到了应用。