一种基于FVF动态缓冲器的二阶噪声整形SAR ADC

本文提出了一种高精度的二阶无源噪声整形逐次逼近型模数转换器(NS SAR ADC)。首先,采用了一种通过动态浮动反向放大器(FIA)实现kT/C噪声消除的技术,随后结合差分结构的定制电容,实现更小的电容阵列面积的同时抑制了采样热噪声。最后,采用翻转电压跟随器(FVF)结构作为动态缓冲器提取残差电压,并通过电容堆叠的操作实现无源求和,对比较器噪声与量化噪声进行了二阶整形。该设计采用0.18μm工艺实现,仿真表明,在1.8 V电源电压、8倍过采样率和2 MS/s的采样频率下,信号噪声失真比(SNDR)为88.57 dB,无杂散动态范围(SFDR)为99.09 dB,功耗仅为302μW。

一种基于FVF的自适应斜坡补偿电路

采用SMIC 0.18μm CMOS工艺,设计了一种应用于电流型DC-DC转换器的斜坡补偿电路。基于FVF结构,电路能动态地检测输入和输出电压,并将该电压差转换成电流,产生自适应斜坡电压,不仅提高了DC-DC转换器的补偿精度,还避免了高占空比下的过补偿,提高了系统在高占空比下的带负载能力。仿真结果表明,在5V工作电压下,输出电压工作范围为1~4.5V,即占空比最高可达90%,最大负载可达1A。

一种基于FVF结构的快瞬态响应LDO设计

提出了一种快瞬态响应、宽输入电压范围、无片外电容的低压差线性稳压器(LDO),应用于给主控(MCU)芯片中的Flash供电。该稳压器基于超级源跟随器结构,由快慢两个通路构成。采用电容耦合方式感知负载变化,进一步增强瞬态响应。电路采用UMC 55 nm工艺设计实现,使用Spectre软件进行了仿真验证。仿真结果表明,当负载电流以10 ps的跳变边沿在0~10 mA范围变化时,输出电压的最大上冲值和下冲值分别为109 mV、153 mV。在输入电压2~3.6 V范围内,线性调整率和负载调整率分别为2.6 mV·V^-1和0.5 mV·mA^-1。

一种新型高性能开关电流存储单元的设计

利用一种新技术,在低压(1.8 V)条件下,设计了一种高性能的开关电流(SI)存储单元电路。该电路通过在基本存储单元基础上增加一个电压反转跟随器电路(FVF),从存储晶体管的输入端直接消除时钟馈通(CFT)误差电压,从而阻止了电流误差的产生,使得输出端的CFT误差电流降为原来的6%,并通过Hspice给出了仿真结果。结果表明所设计的电路方案正确有效。

基于动态斜坡补偿电流型开关电源环路稳定性分析

基于FVF结构,设计一种新型动态斜坡补偿的电路,检测输入和输出电压,产生动态的补偿电压,在稳定环路的基础上,尽可能提高环路的响应速度.对开关电源的控制电路各个模块建立等效小信号模型,分析内部电流环路和外部电压环路的开环增益函数,得出系统次斜坡振荡的原因.对比动态斜坡补偿方案与恒定斜坡补偿下的电压和电流环路的稳定性和响应速度,采用matlab软件仿真验证.仿真结果表明:动态斜坡补偿电路可有效抑制系统的次斜坡振荡现象,提高系统的动态响应速度.

一种新型的开关电流振荡器的研究与实现

为实现开关电流振荡器,采用将2个开关电流双线性积分器级联的方法,其中,开关电流双线性积分器由增加了电压反转跟随器电路(FVF)的开关电流存储单元组成。将设计好的开关电流振荡器在Cadence Spectre下仿真,使用SMIC 0.18μm工艺,电源电压为1.8 V,仿真结果表明该振荡器性能良好,频率可调,当开关电流存储单元的时钟采样频率为5 MHz时,仅需8.8μs振荡波形即可达到稳定。实现的开关电流振荡器具有结构简单、起振时间短、精确度高和振荡频率可调的优点。

一种用于脉冲超宽带接收机的0.18-μm CMOS工艺的高增益检波器(英文)

设计了一个用于非相干脉冲超宽带接收机的0.18-μm CMOS工艺的能量检波器.该检波器包含了输入匹配模块、平方电路、翻转电压跟随器-电流检测电路、跨导级以及输出缓冲器.平方电路运用饱和区晶体管的平方律特性对输入差分信号进行平方,所得到的输出电流由翻转电压跟随器-电流检测电路转换成电压.跨导级对该信号进行放大并积分得到所接受的能量.测试结果可以看出,当输入信号的峰峰值超过60mV时,在高达300MHz的频率下检波增益可以达到10dB.而最小检测幅度为13mV,此时的检波增益为5dB.在移除输出缓冲器之后,输出脉冲的幅度将增加一倍.不计及测试焊盘,芯片面积为0.23mm×0.3mm.电路由一个1.8V的电源供电,核心电路电流为3.5mA.该检波器已成功应用于开关键控方式的接收机以实现高速宽带通信.

一种低功耗快速瞬态响应的LDO电路

CEE实验中的束流探测器上集成了大量像素传感器芯片,为了给这些芯片提供稳定的电源电压,针对硅像素芯片对供电电路小面积和低功耗的高要求,在国产GSMC 130 nm CMOS工艺中,实现了一种由单个密勒电容补偿的低压差线性稳压器(Low-Dropout Regulator,LDO)电路。提出的基于翻转电压跟随(Flipped Voltage Follower,FVF)结构的LDO采用小尺寸晶体管,在负载电流快速变化时能实现高稳定性、快速瞬态性能和低功耗,且不需要片外电容。仿真结果表明,该电路在负载电流为20 mA时能驱动0~100 pF的容性负载,此时线性调整率为3.3 mV/V,静态电流为8.5μA,版图的面积仅为103.5μm×95.2μm,适用于高度复杂的探测器系统芯片中。