一种基于Farrow滤波器的并行采样时间误差校正

用Farrow结构滤波器对并行采样信号进行时间误差校正,通过DSPBuilder软件将设计的滤波器模型转化为硬件语言,利于FPGA实现。此方法在时间误差改变的情况下也无需改变滤波器系数,易于实时校正,适用范围宽广。随着过采样倍数的增大或滤波器阶数的增加,校正后信号无杂散动态范围SFDR提升幅度增大。实验结果表明该方法能有效抑制时间误差所引入的杂散频谱,提高信号的无杂散动态范围,具有较高可行性。

基于Farrow滤波器的宽带数字波束形成技术研究及实现

为获得更高的分辨率,以满足目标识别或精确定位的需要,雷达往往采用宽带信号。对于宽带数字阵列雷达,相同的时延不同的频率会带来相移的不同,窄带波束形成通过相位补偿达到补偿时延的方法会导致宽带波束方向图畸变。为实现宽带数字阵列各阵元传输时延的精确补偿,引入分数时延滤波器。并给出了一种基于Farrow滤波器的宽带数字波束形成系统设计方法。

可变分数时延滤波器在超声成像系统中的应用

为了提升超声成像系统的图像质量,将可变分数时延滤波器引入超声成像系统声束形成环节,首先介绍了一种在实践中便于实现,且节省存储资源的Farrow结构可变分数时延滤波器,通过仿真验证了该时延滤波器能够提高时延精度,有效弥补时延误差导致的图像尾影;其次在FPGA中实现了该滤波器功能,时序仿真结果说明FPGA实现结果与理论分析一致,可用于实际工程实践。

高吞吐率任意倍内插滤波器设计

提出了一种高吞吐率用于任意倍内插的并行FARROW滤波器。在串行FARROW内插滤波器的基础上,通过数学推导得出了基于多相分解的并行FARROW内插滤波器。该滤波器由并行FIR滤波器、多输入多输出选择器、累加器和乘加器构成,详细讨论了这些模块在FPGA上的实现方法。仿真试验表明：该并行结构滤波器能够在低时钟速率下提供高吞吐率的任意小数或整数倍内插,实现灵活的采样率变换。

符号定时同步环路中高阶内插滤波器的设计

符号定时同步环路作为全数字接收机中最重要的组成部分,对系统整体性能有着重要的影响,而定时同步环路中内插滤波器的性能则在定时同步环路中起着至关重要的作用。基于多项式插值方法设计并用FARROW结构实现的内插滤波器被广泛而深入地研究讨论,且基于现有的抛物线、立方插值等设计的低阶插值器在工程应用中已经有不错的效果。为进一步提升插值效果,以线性、抛物线及立方插值的Farrow内插器系数为起点,通过计算给出了5次、7次等较高阶Farrow内插器的系数及计算过程,并将结果应用于符号定时同步环路中内插滤波器的设计。通过对4QAM信号解调中误差向量幅度（EVM）指标的分析比较,采用高阶内插滤波器对系统的性能有实质的改善。高阶内插滤波器对通信系统中的基带信号的内插重建效果比传统的抛物线及立方插值有明显的改进。

基于Farrow内插的码偏信号产生算法及其实现

码偏可调的信号源是高动态接收机研制过程中的重要测试设备,基于插值重采样原理,设计了一种码偏信号产生算法,Matlab仿真验证了算法的准确性,采用软件无线电技术,在FPGA+DAC的硬件平台上实现了该算法,给出了系统整体设计方案,详细阐述了系统关键部分的实现及重要参数设置的依据,并给出仿真及实测的结果,结果证明,此方法产生的码偏信号准确可靠,并大大节省了存储资源,具有较大的应用价值。

用于中红外痕量气体检测的光电信号高速采集系统设计

在中红外波段,大多数气体分子吸收光谱的线宽都很窄,因此红外光电探测器输出信号为窄脉冲信号。对此脉冲信号的处理要求前置放大器必须兼具精度与速度,而对放大器输出信号的采集也需要在保证带宽的情况下尽量提高数字化的精度。本文中设计了高速并行采样电路,利用两片双通道高速ADC实现了1GSPS的采样速度与12bit的垂直分辨率。信号链的最后一环是FPGA数据处理电路,我们应用CORDIC算法对采集系统的时间误差进行了校正。本文最后给出了光电信号高速采集电路的设计与测试结果,在输入参考信号频率为100MHz时,采集系统整体信噪比达到60d B,无杂散动态范围达到70d B。

小数时延补偿算法的设计及应用

小数时延补偿是数字信号处理中的一个难点,在VLBI、阵列信号处理和其它应用领域有多种实现方法。比较了几种常用的时延补偿方法:频域补偿法、基于最小均方误差准则滤波法、拉格朗日(Lagrange)插值法和基于Farrow结构的滤波器组的方法,得到的结论是相对于频域补偿法和其他时域补偿的方法,Lagrange插值法具有操作简单、易于实现、适用范围广的优点,而采用Farrow结构对时延变化的控制能力会更强。采用Farrow结构与Lagrange插值相结合能够获得比较理想的插值效果。详细介绍了基于Farrow结构的Lagrange插值滤波器组的设计及在遥测阵信号处理中的应用,并与已有的频域补偿方法作了比较。

基于MATLAB并行处理的前向定时同步方法研究

采用延时共轭相乘前向定时算法和基于FARROW结构的内插滤波器实现对QPSK信号的符号同步,针对拉格朗日内插滤波过程串行实现用时较长的问题,提出将内插滤波过程并行实现的优化方法,并在matlab中通过matlabpool命令启动多个处理单元,利用关键字parfor将整个插值滤波循环分解为多个子循环,每个子循环同时对不同列并行插值滤波,仿真结果证明这一方法大大调高了同步速度,对基于高性能计算的软件解调系统的设计具有指导意义。

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中。文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理。基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现。

小数采样率转换中的μ-发生器设计

分析应用于小数采样率转换的滤波器结构,得出改进的Farrow滤波器结构和转置Farrow滤波器结构分别适用于升采样和降采样。在此基础上,设计一种通用于这2种滤波器结构的μ-发生器,通过定期校正量化误差避免μ值产生线性飘移现象。仿真结果验证该μ-发生器设计的可行性和有效性,相比传统μ-发生器,其计算复杂度更低、功耗开销更小。

一种高效、灵巧的多通信信号产生方法

针对通信对抗复杂战场电磁环境模拟的要求,设计并实现了一种资源高效利用、样式灵活可变、参数实时可控的多通信信号产生方法。该方法经过高速缓存循环读取、通用数字正交调制、法罗滤波器内插和多通道信号合成后,产生多路不同体制、不同样式的通信信号来模拟复杂战场电磁环境。在XC6VLX240T FPGA上,对信号产生方法进行了软硬件[1]实现,通过DAC5688在140 MHz中频,60 MHz带宽内输出多路信号模拟。结果表明,该方法能够同时产生10路样式、码速率、幅度、频率均实时可变的常规、扩频、数据链或跳频通信信号,中频带外抑制优于60 dB,带内互调失真优于40 dB。

并行交替高速数字化仪的研究与设计

为了解决低采样速率数字化仪的现状,研制了基于四片ADC并行交替采样高速数字化仪。首先介绍了基于多片并行采样的原理,给出了基于FPGA和ARM数字化仪的整体设计方案;然后对并行交替采样的误差进行了理论分析并设计了Farrow结构的分数延时滤波器对并行时间误差进行校正;最后对数字化仪采样数据进行频谱分析实验。实验结果表明,研制的高速数字化仪能有效、快速地提高系统的采样率,且校正效果良好,在实际工程中有良好的应用前景。

一种时间交替ADC时间失配误差自适应校正方法

时间失配误差是时间交替并行采集系统的失配误差中最主要且影响最大的误差。针对该问题,提出了一种基于Farrow结构分数延迟滤波器结合自适应估计对时间失配误差进行数字校正的方法。分数延迟滤波器可以在有限带宽信号采样点之间进行插值。该方法可以对奈奎斯特频率以内的输入信号进行补偿校正,同时适用于任意通道数的时间交替ADC。仿真结果表明,该方法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,校正效果良好。最后,在实际的时间交替采集系统中验证了该方法的有效性。

音频异步采样率转换IP的设计及联合仿真

以改进型Farrow结构滤波器为核心,设计了音频异步采样率转换的IP Core,并利用Simulink和硬件描述语言仿真器ModelSim构建服务器/客户端形式的仿真平台,实现对算法IP的联合仿真验证。实验结果表明,所设计的IP在信噪比等各方面均符合设计要求,该仿真方法高效、可行。

一种AD9371宽带无线同步定时模块简化方法

在满带宽100 MHz条件下,AD9371的收、发采样频偏问题严重,不采用精确的同步定时模块时,在高斯白噪声信道下测试,误码率较调制误差公式erf值偏高。传统的Gardner定时同步算法虽能降低采样频偏,但Gardner算法的实现复杂度太高。针对这对性能和复杂度间的矛盾,给出了一种同步定时模块的现场可编程门阵列(Field Programmable Gate Array,FPGA)简化实现方法。简化后的Farrow滤波器的乘法器与原始的Farrow相比减少50%,环路滤波器占用FPGA资源和传输时延比原环路滤波器都减少了50%以上。将简化后的同步定时模块在AD9371板卡上进行测试,结果表明简化后的同步定时模块与传统的Gardner同步定时模块性能在-30 dBm时误码同时降低到零,性能完全一样,证明此种同步定时方法的等效简化切实有效。

基于PC软件的时间交织ADC误差校准

自从时间交织ADC作为高采样率、高速的ADC有效解决方案以来,高速的TIADC误差校准对硬件结构的设计要求更高,成本也会相应增加。为此提出基于PC机使用软件编程的方式进行误差校准,利用计算机快速、高效和超大的缓存能力等性能特性,采用基于数据统计理论分析的方法完成偏置、增益和时间误差估计,复合公式校准偏置、增益误差,对于时间误差采用拉格朗日插值的Farrow结构分数延时滤波器进行校准。软件系统在搭建的基于双通道数据采集系统平台上进行验证,验证结果表明,ADC的SNR和ENOB都有一定提升;分析结果表明,PC机可以实时地处理高达16G/s速率的采样数据。

多通道信号并行采集和万兆高速传输系统设计

给出了以高性能FPGA和DSP为核心实现的并行信号采集和万兆高速传输系统,通过5片ADC芯片的分时采集和误差校正实现了2.5Gsps多通道信号高精度并行采集,基于交换路由芯片实现了万兆串行RapidIO互连.基于FPGA逻辑实现以Farrow结构分数延时滤波器为核心的定时误差校正算法;配置DSP高速串口、FPGA GTX收发器和路由芯片实现了可扩展的高速通信机制,优化实现了高性能DSP的信号处理.

一种适用于任意码率的OQPSK载波频偏恢复方案

文章基于软件无线电算法通用性的构想,提出了一种方案,即在AFC环前面加上一级采样率转化环节,将AFC环的输入信号中每个码元的采样点数调整为所期望的整数值,然后再让AFC环进行载波频率跟踪。文章通过计算机仿真,验证了上述方案的可行性。

数字真延时宽带波束形成原理的硬件演示和验证

随着带宽需求的增加,使用移相器的数字波束形成技术会出现波束指向偏差等问题,而基于数字真延时的宽带波束形成,可以很好地解决这个问题。为了验证基于数字真延时的宽带波束形成,首先介绍了Farrow滤波器,用此滤波器实现数字真延时,并引入均衡器来补偿通道间特性的不一致;其次给出了Farrow滤波器和均衡器的FPGA设计,构建了数字真延时宽带波束形成验证系统;最后按照实验步骤,得到均衡效果和波束形成结果,验证了基于数字真延时的宽带波束形成能够实现准确的指向,方向图性能优越。为数字真延时宽带波束形成的应用提供了理论和技术支持。