基于增强型SPI接口的大容量Flash扩展实现

TI最新的32位定点DSP芯片TMS320F2812自身的增强型SPI接口,具有占用硬件资源少、通信速率高、可灵活配置和可连续操作的特性。本文充分利用其SPI接口的这些增强特性,并运用ST公司的高速、大容量、性价比高的串行接口Flash芯片:m25p80,实现了在控制系统中对系统存储容量的高效扩展。文中详细描述硬件设计和软件实现的具体方法和步骤,并通过实验验证设计的正确性,具有很大的参考价值和推广意义。

基于增强型SPI接口的大容量Flash扩展实现

TI最新的32位定点DSP TMS320F2812自身带有增强型SPI接口,具有占用硬件资源少、通信速率高、可灵活配置和可连续操作的特性。充分利用其SPI接口的增强特性,并运用ST公司的高速、大容量、高性价比串行接口Flash M25P80,实现了控制系统中对系统存储容量的高效扩展。详细描述了硬件设计和软件实现的具体方法和步骤,试验验证了设计的正确性,具有很大的参考价值和推广意义。

基于增强型SPI接口的大容量FLASH扩展实现

基于DSP芯片TMS320F2812自身的增强型SPI接口,充分利用其高速性和增强性的特点,运用大容量串行接口FLASH,实现了对系统存储器的高效扩展。文中详述了硬件实现和软件设计的具体方法和步骤。

基于Xilinx FPGA的SPI Flash控制器设计与验证

基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方面与电脑串口通信获得数据,另一方面对SPI Flash进行控制,这样就完成了FPGA配置数据的控制和存储。

通用SPI Flash控制器的设计与验证

为提高X处理器的可靠性、节省其芯片管脚及功耗,以串行外设接口(SPI)Flash作为程序加载存储器,设计一款通用的SPI Flash控制器,给出其组成结构及具体实现方法。采用基于属性描述语言(PSL)的断言检查对该控制器进行功能验证,以降低验证复杂度、提高验证速度和质量。实验结果证明,其功能覆盖率达到了100%。

基于Cortex-M0的指令预取接口设计与实现

为实现基于Cortex-M0总线架构的低功耗微控制器的指令读取,提供了一种M0的指令及总线特征的指令预取策略。在接口系统时钟与AHB总线时钟的多种倍频关系下,提供了一种基于特定Flash时序的指令读取接口,实现了系统对M0发出的AHB总线指令和数据请求的实时响应。建立片上系统仿真实验平台,对该设计进行仿真验证,在设计搭载的电路系统中用Core-Mark仿真程序进行仿真,结果表明,该设计可提高指令运行效率达23.77%。

基于AVR单片机大容量数据采集系统的设计

高速嵌入式AVR单片机广泛应用于数据采集控制系统中,但由于自身存储容量过小而不能尽其所能,外扩F lash芯片很好地解决了存储容量上的瓶颈,在提高单片机性能的同时大大降低了系统成本。基于此设计了5路A/D采集电路,同时介绍了各个芯片的特点、功能结构,并在此基础上给出了它们之间的硬件接口设计及程序设计流程。

一种宽范围、高精度的带宽自适应式四相DLL

NAND Flash存储器具有读写速度高、容量大、可靠性高等优点,被广泛用于固态硬盘、存储卡、U盘等应用中,成为数据中心和消费电子的核心存储元件。开放NAND闪存接口国际标准作为NAND Flash与控制器之间通用接口协议,严格定义了数据传输相关的控制指令、工作时序、电平要求等规范。根据当前ONFI 4.2国际协议标准对NAND Flash高速接口的多相位读写时钟的性能要求,设计了一种具有带宽自适应式延迟链结构的四相输出延迟锁相环,具有宽频锁定和高精度锁定的优点。在设计延迟锁相环中,为了解决宽频率范围下传统延迟链延迟时间有限的问题,提出一种可配置延迟链电路结构,可在不同频段下选择使用相应的延迟单元,从而扩展频率范围并保持精度;提出一款基于鉴频器的自适应控制电路,能跟踪输入时钟频率,自动配置延迟链,实现输出延迟锁相环带宽的自适应。基于SMIC 28nm HKCMOS工艺完成了输出延迟锁相环电路设计。仿真验证结果表明,在25℃、0.9 V电源电压、tt工艺角下,该输出延迟锁相环可产生四相时钟生成,且锁定范围为[22 MHz,1.6 GHz],最高锁定精度为17ps,完全满足ONFI国际标准对多相时钟产生的频率范围和精度要求。