Flash阵列无效块管理

Flash阵列在当今数据存储领域占据着重要地位,提高Flash阵列可靠性的关键在于提出合理的坏块管理方法。针对固有坏块,提出基于整合块的坏块管理方法和基于EEPROM查找表的坏块管理方法。对于在使用过程中出现的突发坏块,提出基于页跳过和页替换的突发坏块管理方法。经过实验分析表明坏块管理方法提高了NAND Flash数据存储的可靠性,在保证存储速度的情况下对NAND Flash存储空间得到最大化利用。

一种多通道NAND Flash阵列的坏块管理方案

针对多通道NAND Flash阵列对可靠性的要求,提出一种坏块管理方案,优化坏块信息的存储和查询方法,把坏块和替换块地址映射表存储在FRAM中。测试数据证明,方案可以实现多通道NAND Flash阵列的坏块管理,保证了存储的可靠性。优化的坏块表及查询方法缩短了坏块查询时间,FRAM节省了有效块地址映射时间,同时FRAM的铁电效应,进一步提高了数据存储的可靠性。

基于FLASH阵列的高速大容量数据存储系统设计

在现代雷达信号侦收设备中,大容量数据存储系统有着非常重要的应用。文章设计一种基于FLASH阵列的高速大容量数据存储系统,详细阐述了系统的工作原理和软硬件设计。该系统硬件结构简单,软件控制易于实现,满足了电子对抗设备高速实时处理的需求。

Flash阵列无效块管理优化设计

针对Flash阵列的无效块,首先对固有无效块提出了两种管理方案:方案一是基于BRAM查表,方案二是基于整合块理念;其次对传统解决突发无效块方法存在的不足,提出了空闲回读的机制。利用MT29F128G08A存储芯片进行实验测试验证,实验表明两种固有无效块管理方案各有优势,适用于不同场合,方案一存储空间利用率相对方案二较高,但通道内BRAM资源消耗较大;而空闲回读机制具有在既不影响存储速度又不占用较大FPGA内部资源的前提下将突发无效块数据回读的优点。

星载Flash阵列存储器零散化存储管理方案

为适应不同航天型号任务对星载存储器容量和速率的不同要求,提出可配置型Flash阵列存储方案。将4行[×]Y片NAND Flash芯片构成的Flash芯片阵列进行一次封装,并以封装后的结构作为基本单元建立N组[×]M单元的可配置型Flash阵列。为提高存储器结构灵活性和存储单元可复用性,设计单元级的块分配表管理模型,将块分配表的管理缩小到单元;为降低管理复杂度,采用一个文件多个链表的链表生成方式,将文件管理任务分配到各组;为提高存储器可扩展性,采用一个文件多个文件头的目录结构,保证文件数据的连续性和完整性。研究表明,可配置型Flash阵列存储方案可支持不同的速率和容量,并具有较好的灵活性和可复用性。

基于FLASH阵列的高速存储系统设计

介绍了一种高速存储系统的设计方案。系统采用NAND Flash构建存储阵列,通过并行操作技术和流水操作技术提高存储带宽和存储容量。针对Flash阵列的操作管理和坏块检测问题,引入信息表管理方式进行高效智能化管理,保证系统可靠性同时提高了系统灵活性。测试结果表明,该系统存储速度高、存储容量大、稳定性高。

Flash型FPGA的编程及干扰抑制技术

为了降低Flash型现场可编程门阵列(FPGA)中的Flash开关单元在编程中受到编程干扰对阈值电压的影响,提高驱动能力的一致性,提出了高位宽编程技术与常用的选择管隔离技术相结合来抑制编程干扰的方法。通过高位宽编程技术降低编程过程中栅扰对同一行中Flash开关单元阈值电压的影响;通过选择管隔离技术降低编程过程中漏扰对同一列中Flash开关单元阈值电压的影响;采用NMOS晶体管作为隔离管实现自限制编程,对Flash开关单元的阈值电压进行精确控制。实验结果表明,参照系统等效门数为百万门级Flash型FPGA中的Flash开关阵列形式2 912 bit×480 WL×20 Bank,按最差条件进行479次漏扰测试,Flash开关单元受编程干扰后的阈值电压漂移约为0 V;进行时长为40μs的栅扰测试,Flash开关单元受编程干扰后阈值电压漂移约为0.02 V。

基于ATR结构的嵌入式NAND Flash图像记录系统

应用于航空的记录系统,要求具有比地面系统更高的可维护性和可靠性,体积和功耗也有严格的限制。针对这些要求,本文提出了基于ATR加固结构的嵌入式NAND Flash图像记录系统。系统采用CPCIE 3U规范设计,置于1/2 ATR机箱内,增强了系统的可靠性和可维护性。通过引入SRIO高速总线和NAND Flash存储阵列,解决了数据的高速实时记录。在此基础上,详细阐述了系统各板卡的设计。实验结果表明,该记录系统运行稳定可靠,记录速度达到912 MB/s,满足高分辨率航空CCD相机的记录要求。

星载Flash型FPGA单粒子翻转加固试验研究

针对低等级器件抗辐射能力较差的特点,需开展应用加固以满足宇航应用,对一款Flash型现场可编程门阵列(FPGA)开展抗单粒子翻转(SEU)加固设计,并利用地面模拟试验进行加固效果验证,结果表明器件加固后块随机存储器(BRAM)区翻转截面下降近2个数量级,寄存器单粒子翻转截面下降约75%,验证了加固措施的有效性。结合典型轨道环境,计算了器件在轨翻转率,BRAM区翻转率下降4～5个量级,寄存器翻转率下降2～3个量级,可为在轨应用提供指导。

支持高速DMA传输技术的SSD控制器设计与实现

在信息电子通信系统中,往往会有高带宽的数据传输及存储需求,尤其是嵌入式领域,其对数据存储的容量及传输速率要求越来越高。提出一种固态硬盘(SSD)控制器的设计方案,该方案采用多通道扩展方式来管理Flash阵列,具有一定的升级性和扩展性。同时根据SSD数据传输特性,实现了一种高速直接存储器访问(DMA)传输技术,有效提高了SSD数据传输过程中DMA的工作效率和CPU的资源利用率,使该SSD控制器能在-55~125℃的工业化环境中正常工作。

高速数据同步存储系统设计

介绍了一种高速同步存储系统的设计方案。系统使用NAND Flash构建片内存储阵列、同步管理技术和流水线的设计方案提高其存储速度。在Flash的同步模式下的读、写技术基础上,引入了片内Flash阵列管理方法,使整个Flash的存储速度有了大幅度的提高。同时针对Flash的坏块检测问题,引入了片外存储坏块地址的方法,提高了系统的坏快检测效率,保证系统的稳定性的同时,最大程度上提升了系统的性能。测试结果表明,该系统存储速度快、存储容量大、可靠性高。

一种SSD的设计与测试方法研究及实现

固态硬盘(Solid State Disk,SSD)以其读写性能优越、环境适应性强等优点在存储领域中得到快速发展。在现有的SATA控制器研究基础上,利用单个控制器及总线数据扩展技术,并行控制多片NAND Flash;引入多通道并行策略和闪存阵列管理技术,提高数据传输效率,同时采用基于Turbo乘积码(Turbo Product Code,TPC)的编码方案,进一步提高其纠错能力。在SSD读写测试方面,使用现有SSD专业测试软件以及各种测试环境对其进行性能测试,读取速率最高为260 MB/s,写入速率最高为160 MB/s。

侵彻弹弹体应变存储测试系统设计

针对侵彻弹在侵彻过程中弹体结构的变形导致弹内炸药几何特性变化引起爆燃爆轰的问题,为获得该过程中的弹体应力应变状态,设计了一种侵彻弹弹体应变存储测试系统。该系统基于FPGA+STM32双控制器,实现多路应变信号调理采集、数据存储和通信等功能。系统采用应变信号作为内触发信号,采用数字电位计实现应变电桥自动平衡调节,以减小温度变化、应变片粘贴变形等因素导致的应变信号偏置;采用单片机程控电源设计定时启动采集系统以减少待机功耗。模拟实验结果表明,该系统能够完成对8路应变信号的采样及数据存储工作,对侵彻过程中弹体应力应变测试有着一定的工程意义。