一种设计同步时序电路的新方法

介绍了一种设计同步时序逻辑电路的新方法。该方法之关键在于直接从时序电路的状态转换图（ＳＴＤ）获得Ｊ－Ｋ、Ｄ和Ｔ触发器的激励方程式。采用该方法设计了几个实例，并由此验证了其正确性和有效性。