期刊文献+
共找到883篇文章
< 1 2 45 >
每页显示 20 50 100
AES Encrypted FSK Generation at X-Band Frequency using a Single Reflex Klystron
1
作者 Mohuya Chakraborty Amiya Kumar Mallick 《China Communications》 SCIE CSCD 2010年第3期1-9,共9页
This paper describes a high security data transmission system over X-band microwave frequency. The paper has two parts. The first part deals with encryption of binary data by Advanced Encryption Standard (AES) using V... This paper describes a high security data transmission system over X-band microwave frequency. The paper has two parts. The first part deals with encryption of binary data by Advanced Encryption Standard (AES) using VHDL modeling of Field Programmable Gate Array (FPGA). The second part deals with a novel idea of transmitting the encrypted data by using a single klystron. This requires the simultaneous generation of a pair of two independent RF frequencies from a reflex klystron working for X-band frequency range. In this scheme, the klystron is suitably biased on the repeller terminal and superimposed on a train of AES encrypted binary data so as to create two RF frequencies one corresponding to negative peaks and the other one to the positive peaks of the data resulting in an Frequency Shift Keying (FSK) signal. The results have been verified experimentally. 展开更多
关键词 Advanced Encryption Standard (AES) dual frequency generation FSK modulation FPGA Reflex Klystron vhdl
下载PDF
基于ALTERA CPLD的单稳态脉冲展宽电路 被引量:5
2
作者 汲清波 冯驰 《应用科技》 CAS 2001年第12期7-8,6,共3页
主要介绍了CPLD设计单稳态窄脉冲展宽电路的详细过程和这种单稳态窄脉冲展宽电路的特点 ,给出了相应的时序仿真波形和计数器的VHDL语言设计。
关键词 cpld器件 vhdl语言 数字电路 单稳态脉冲展宽电路 现场可编程逻辑器件
下载PDF
用VHDL语言在CPLD/FPGA上实现浮点运算 被引量:11
3
作者 沈明发 易清明 +1 位作者 黄伟英 周伟贤 《暨南大学学报(自然科学与医学版)》 CAS CSCD 2002年第5期19-24,共6页
 介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以MaxplusII为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.
关键词 超高速集成电路硬件描述语言 vhdl 浮点运算 复杂可编程逻辑器件 cpld/FPGA 现场可编程门阵列 数字信号处理
下载PDF
基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现 被引量:6
4
作者 赵春晖 刘会 梁刚键 《应用科技》 CAS 2005年第11期4-6,共3页
CCD作为一种应用广泛的新型半导体光电器件,驱动时序电路的实现是其应用的关键问题,运用VHDL硬件描述语言,结合复杂可编程逻辑器件CPLD,完成了对CCD的驱动时序电路的设计,给出了部分VHDL语言源代码,利用MAX+plusⅡ软件实现了时序... CCD作为一种应用广泛的新型半导体光电器件,驱动时序电路的实现是其应用的关键问题,运用VHDL硬件描述语言,结合复杂可编程逻辑器件CPLD,完成了对CCD的驱动时序电路的设计,给出了部分VHDL语言源代码,利用MAX+plusⅡ软件实现了时序仿真,讨论了VHDL语言设计中的一些问题。 展开更多
关键词 cpld vhdl CCD 驱动时序电路 时序仿真
下载PDF
基于CPLD和VHDL的等精度频率测量 被引量:7
5
作者 杨潇 翟玉文 艾学忠 《吉林化工学院学报》 CAS 2004年第3期49-51,61,共4页
根据等精度频率测量原理,分析了测量精度与频率测量闸门时间的关系,设计了基于CPLD和VHDL的频率测量模块,给出了MUX+PLUSⅡ软件仿真结果.
关键词 cpld vhdl 等精度 频率测量 MUX+PLUSⅡ 闸门时间
下载PDF
基于CPLD和VHDL的一种线阵CCD驱动电路的设计 被引量:5
6
作者 刘仁伟 郑坚 +1 位作者 马春庭 那荣智 《微计算机信息》 北大核心 2007年第23期296-297,293,共3页
本文介绍了线阵CCD的工作原理和结构,运用VHDL硬件描述语言,结合复杂可编程逻辑器件CPLD,完成了对线阵CCDT1702C的驱动时序电路的设计,给出了部分VHDL语言代码,利用QuartusII软件实现了时序仿真。
关键词 cpld vhdl CCD 驱动时序电路
下载PDF
基于CPLD/FPGA的VHDL语言电路优化设计 被引量:13
7
作者 杜志传 郑建立 《现代电子技术》 2010年第3期191-193,共3页
VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串... VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell)。 展开更多
关键词 vhdl cpld/FPGA 电路设计 优化
下载PDF
基于VHDL与CPLD器件的FIR数字滤波器的设计 被引量:4
8
作者 杨庆 《湖北民族学院学报(自然科学版)》 CAS 2005年第1期66-68,共3页
数字滤波器是数字系统常用的组件,利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计,是目前数字滤波器实现的最好的方法之一.
关键词 vhdl cpld 数字滤波器 信号处理
下载PDF
基于VHDL/CPLD的I^2C串行总线控制器设计及实现 被引量:1
9
作者 钱敏 黄秋萍 +1 位作者 李富华 刘蓓 《电子技术应用》 北大核心 2006年第8期109-112,共4页
分析了I2C串行总线的数据传输机制,用VHDL设计了串行总线控制电路,其中包括微处理器接口电路和I2C总线接口电路。采用ModelSimPlus6.0SE软件进行了前仿真和调试,并在XilinxISE7.1i开发环境下进行了综合、后仿真和CPLD器件下载测试。结... 分析了I2C串行总线的数据传输机制,用VHDL设计了串行总线控制电路,其中包括微处理器接口电路和I2C总线接口电路。采用ModelSimPlus6.0SE软件进行了前仿真和调试,并在XilinxISE7.1i开发环境下进行了综合、后仿真和CPLD器件下载测试。结果表明实现了I2C串行总线协议的要求。 展开更多
关键词 I^2C串行总线控制器 接口电路 vhdl cpld
下载PDF
数据采集控制时序的VHDL/CPLD设计及应用 被引量:5
10
作者 钱敏 黄秋萍 李富华 《电子工程师》 2006年第2期64-67,共4页
用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路。采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序... 用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路。采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序片段;用MAX+PLUSⅡ软件进行了仿真调试,用CPLD(复杂可编程逻辑器件)进行了下载测试,结果表明实现了电路功能,系统运行正常。 展开更多
关键词 数据采集 状态机 vhdl cpld
下载PDF
基于VHDL和CPLD的协调控制器系统总线桥 被引量:1
11
作者 袁朝辉 朱伟 徐鹏 《微处理机》 2005年第4期79-81,85,共4页
本文介绍了一种使用VHDL语言设计、在一片EMP7128S160 CPLD芯片上实现的总线桥。该总线桥是某型协调控制器系统的通讯核心,实现了系统下层的背板总线、背板总线管理器与上位机EPP并口之间的协议转换以及通讯仲裁功能。该桥为系统下层提... 本文介绍了一种使用VHDL语言设计、在一片EMP7128S160 CPLD芯片上实现的总线桥。该总线桥是某型协调控制器系统的通讯核心,实现了系统下层的背板总线、背板总线管理器与上位机EPP并口之间的协议转换以及通讯仲裁功能。该桥为系统下层提供了高速的实时数据传输通道,也为上位机访问下层系统提供了完全的访问通道,使整套控制器兼具高性能、易调试两大特点。 展开更多
关键词 vhdl cpld 协调控制器 总线桥 EPP并口
下载PDF
用VHDL和CPLD的电路简化方法的研究 被引量:8
12
作者 高志文 张记龙 《华北工学院测试技术学报》 2001年第4期267-270,共4页
目的 使用 VHDL降低目标电路的资源占用率和优化电路结构 .方法 分析用VHDL和 CPLD设计中容易引起电路复杂化的原因 ,并提出了相应的解决方法 .
关键词 vhdl cpld 电路设计 可编程逻辑器件 硬件描述语言 数字集成电路 电路复杂化
下载PDF
VHDL在CPLD和FPGA设计中的应用 被引量:6
13
作者 黄鹤 杜永强 《雷达与对抗》 2000年第1期41-48,共8页
描述了CPLD、FPGA的不同特点和相应的应用范围。提出针对这两类器件同样采用VHDL作为设计入口 ,但采用不同的设计入口级别可最大限度地利用其特点。最后给出了这两类器件和两种设计入口级别的实际例子。
关键词 vhdl cpld FPGA 专用集成电路 设计
下载PDF
用VHDL语言对FPGA和CPLD器件进行开发时应注意的事项 被引量:2
14
作者 刘文杰 《苏州大学学报(工科版)》 CAS 2005年第4期31-32,共2页
根据FPGA和CPLD器件的结构特点,提出了利用VHDL硬件描述语言对FPGA和CPLD器件进行开发时应注意的事项和一些经验技巧,供广大电子设计师参考。
关键词 FPGA cpld vhdl 电子设计
下载PDF
基于可编程逻辑器件CPLD及硬件描述语言VHDL的EDA方法 被引量:5
15
作者 王志春 杨占平 《自动化与仪表》 2002年第1期50-52,共3页
介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,给出了一种字符发生器的硬件及软件的设计实例。
关键词 可编程逻辑器件 cpld 硬件描述语言 vhdl 字符发生器
下载PDF
基于CPLD和VHDL的现代数字系统设计 被引量:3
16
作者 郭照南 刘正青 《湖南工程学院学报(自然科学版)》 2001年第1期40-43,共4页
介绍了以CPLD/FPGA芯片为核心 ,以VHDL设计语言为手段 ,以EDA软件为平台的现代数字系统设计方法和特点 ,并通过一个实例具体介绍了其自顶向下的设计过程。
关键词 cpld/FPGA vhdl EDA 自顶向下 数字系统设计 设计方法 可编辑逻辑器件
下载PDF
VHDL语言在FPGA/CPLD开发中的应用 被引量:2
17
作者 张凌 《电子工程师》 2002年第4期9-10,30,共3页
通过设计实例详细介绍了用 VHDL( VHSIC Hardware DescriptionLanguage)语言开发 FPGA/CPLD的方法 ,以及与电路图输入和其它 HDL语言相比 。
关键词 vhdl语言 FPGA/cpld 程序设计
下载PDF
用VHDL语言在CPLD上实现串行通信 被引量:3
18
作者 张鑫 《今日电子》 2004年第2期27-28,共2页
串行通信是实现远程测控的重要手段。采用VHDL语言在CPLD上实现了串行通信,完全可以脱离单片机使用。
关键词 vhdl语言 cpld 串行通信 异步通信 发送器
下载PDF
基于CPLD和VHDL的CCD驱动时序电路设计 被引量:1
19
作者 燕玮 《电子科学技术》 2016年第1期74-80,共7页
本文描述了彩色线阵CCD-TCD2252D驱动电路的时序关系,介绍了一种基于CPLD和VHDL的CCD驱动时序电路设计方法。采用Quartus II9.0对所设计的驱动时序进行仿真,给出了驱动电路的设计结果和时序仿真图,以及实际波形图。实验验证了这种时序... 本文描述了彩色线阵CCD-TCD2252D驱动电路的时序关系,介绍了一种基于CPLD和VHDL的CCD驱动时序电路设计方法。采用Quartus II9.0对所设计的驱动时序进行仿真,给出了驱动电路的设计结果和时序仿真图,以及实际波形图。实验验证了这种时序电路的可行性,满足CCD的驱动时序要求。 展开更多
关键词 cpld 电荷耦合器件 驱动时序 vhdl
下载PDF
μC和CPLD实现的频率ATS及VHDL设计
20
作者 宋跃 周明辉 谭爱群 《仪表技术》 2002年第2期16-18,共3页
介绍以CPLD为虚拟频率计核,运用MAX+PLUSⅡ开发平台,在WINDOWS95/98下面DELPHI5.0实现人机交互界面,用PC机中CPU完成对外周期信号实现10^(-5)精度的智能化频率测量的VHDL设计思想和实现方案。
关键词 UC cpld vhdl 虚拟仪顺 频率测量 虚拟频率计]
下载PDF
上一页 1 2 45 下一页 到第
使用帮助 返回顶部