关于GCNMOS的ESD保护电路的HBM的分析测试

静电放电(electrostaticdischarge,ESD)是造成大多数的集成电路(integratedcircuits,ICs)或电子系统受到过度电性应力(electricaloverstress,EOS)破坏的主要原因。而HBM(humanbobymodel)是ESD破坏IC的最常见的一种方式.因此要在IC中加入相关的保护电路.对一种GCNMOS(gate-coupleNMOS)的保护电路进行详细的分析与测试.

GCNMOS结构电源和地之间的ESD保护电路设计

分析了电源与地之间ESD保护电路的必要性,研究用于电源和地之间GCNMOS(栅极耦合NMOS)结构ESD保护电路的工作原理,在此基础上提出了一个相应的版图设计,仿真结果显示该结构的ESD失效电压达到了3 kV.

0.6μm SOI NMOS器件ESD性能分析及应用

ESD设计是SOI电路设计技术的主要挑战之一,文章介绍了基于部分耗尽0.6μm SOI工艺所制备的常规SOI NMOS器件的ESD性能,以及采用改进方法后的SOI NMOS器件的优良ESD性能。通过采用100ns脉冲宽度的TLP设备对所设计的SOI NMOS器件的ESD性能进行分析,结果表明:SOI NMOS器件不适合直接作为主要器件承担SOI电路的ESD保护作用,但通过采用工艺优化、设计结构改进等方法优化后,可以作为SOI输出缓冲器或电源与地之间ESD主要保护器件使用,承担SOI电路ESD保护的重要作用。