基于SoC的GNSS接收机多系统兼容技术研究

分析了GPS,GLONASS,BD,Galileo多系统兼容的意义、可行性和关键问题,提出了基于SoC的GNSS接收机多系统兼容方法,通过中频采样技术、扩展时频二维展开的微弱信号快速捕获技术及基于存储码技术的相关通道、基于SoC的信号处理等方法,解决多系统在采样、捕获、跟踪、处理等方面的兼容问题;前端配备兼容型天线和射频,实现了多卫星导航系统兼容;并给出了基于SoC的GNSS接收机多系统兼容的实现结构及处理流程,搭建验证系统,实现了对各导航信号的兼容跟踪.

基于SoC的星载微型GNSS接收机设计

针对皮纳型卫星对星载GNSS接收机小型化、低功耗以及低成本的要求,提出采用片上系统(SoC)技术完成星载微型GNSS接收机的设计。在该设计中,基带信号的捕获、跟踪与定位解算等全部在SoC内完成,具有集成度高与系统灵活性高等优势。将设计的原理样机与国外几款星载微型GNSS接收机性能参数进行对比,结果表明,该星载微型GNSS接收机原理样机重约45 g,尺寸100×60×10 mm,功耗约3 W,兼容处理GPS L1/L2、BDS B1/B2信号能力,可完成双模单频、单模双频、双模双频等多种模式的灵活配置,综合性能要优于现有的几款星载微型GNSS接收机。

导航SoC验证平台数据传输与信息存取技术

导航SoC的验证依赖于大批量中频数据的测试以及输出信息的统计分析,海量数据的高效传输和处理成为难点之一。文中研究导航SoC验证平台的运行同步、中频数据实时传输以及调试信息存取技术,提出了基于网络协议的平台框架,采用关系型数据库对信息进行组织和管理。通过该平台,能够控制导航SoC的运行,实现数据回放和调试信息分析。平台模块之间采用TCP/UDP协议进行通信,可以拓展到分布式的架构,以适应将来导航芯片的设计验证需求。

超深亚微米导航SoC芯片的低功耗策略

作为导航技术发展的主要方向之一,导航SoC芯片的功耗对系统各方面有巨大的影响。本文对SoC芯片的动态功耗、静态功耗和存储器功耗从原理上进行了分析,并从系统级、行为级、RTL级、门级和物理级分别研究了低功耗设计实现技术。

基于软件无线电架构的多模导航SoC芯片设计

当前多个全球卫星导航系统(GNSS)信号的频率及体制不同,传统的基于超外差或低中频架构的无线接收机需要在模拟域通过复杂的模拟电路进行下变频、滤波、放大、模数转换等信号处理,且需要多个模拟通道来处理多模信号,这给多模导航一体化SoC芯片的设计带来了极大的挑战。针对上述情况,文中基于模拟最小化、数字最大化的思想,通过芯片内部集成高增益射频放大器、低功耗的高速模数转换器、低抖动的时钟锁相环以及数字信号处理的基带处理及CPU电路,创新性地提出一种基于软件无线电架构的多模导航SoC芯片。然后,进行55 nm CMOS工艺电路设计、版图设计、仿真及硅流片验证。测试结果表明,文中的SoC芯片具备多模导航功能,定位精度可达到2.5 m,授时精度为55.9 ns,测速精度为0.06 m/s,功耗为81 mW,芯片面积大小为6 230μm×4 480μm。所提出的多模导航SoC芯片与市场主流产品性能相当,可满足导航系统需求。