基于FPGA的GOOSE报文解析模块设计与实现

为了提高通用面向对象变电站事件(GOOSE)报文的传输实时性和可靠性性能,给出一种基于现场可编程逻辑门阵列(FPGA)的GOOSE报文快速有效解析的方法。利用FPGA的并行执行机制,设计并实现了GOOSE报文解析有限状态机与订阅检验判断流程。通过对实例的行为仿真及波形捕获,验证了设计在较大网络流量下能够实现过滤并快速解析GOOSE与链路自检的功能。相对于传统CPU的顺序执行处理方式,基于FPGA的变电站实时报文解析设计具有更高的实时性及可靠性,为过程层设备的设计与开发提供了新思路。