基于GTX串行收发器的高速Cameralink数字图像光纤传输

针对目前Cameralink数字图像光纤传输系统当中的不足,以实现高带宽的Cameralink-Full模式数字图像实时远距离传输为目的,对基于GTX串行收发器的数字图像光纤传输系统进行了研究;系统采用GTX串行收发器代替编解码芯片实现数据的串并转换功能,再通过数据通道的时分复用提高GTX串行收发器的传输带宽以及利用异步FIFO数据缓存处理等提高数字图像光纤传输系统的适应性;实验结果表明,GTX串行收发器的数据误码率达到10-12以下,光纤传输系统传输带宽达到4.19Gb/s。

基于14 nm FinFET工艺的高速串行收发器IP核设计与实现

基于SMIC(中芯国际)14 nm CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺,设计实现了速率最高可达28 Gb/s的串行收发器IP核(Intellectual Property core,一种具有知识产权的特定电路功能模组)。为了能够处理复杂应用场景,损耗高于30 dB的信号链路,发送端引入了多Tap(抽头系数)的FFE(Feed Forward Equalization,前向反馈均衡器),接收端引入连续线性均衡器和自适应的多Tap数字DFE(Decision Feedback Equalization,判决反馈均衡器),2种均衡相互配合,实现高速传输信号的均衡需求;为了降低功耗,发送器的驱动器避免使用传统的电流模结构,采用新型SST(Source-Series Terminated,源端串联端接)的驱动器结构,实现高速的同时,可以充分利用FinFET(Fin Field-Effect Transistor,鳍式场效应晶体管)的工艺特性,降低功耗且缩小芯片面积。测试表明,该高速串行收发器IP核每通道面积为0.53 mm^(2),每通道功耗为275 mW,发送和接收电气特性均符合协议要求。

应用于高速串行收发器的CDR电路的设计

时钟数据恢复(CDR)电路是高速数据传输系统的重要组成部分。文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求。

一种0.18μm的高速USB2.0收发器

文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该收发器能够在480Mb/s的数据速率下按USB2.0规范要求发送和接收数据.

基于有限状态机的高速串口通信收发器的FPGA设计

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现。仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s。由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性。

用于独立高速USB收发器的ULPI接口规范公开发行

ULPI（USB2．0-tranSCeivermacrocell-interface＋Low-PinInterface）工作组日前宣布，首个用于高速通用串行总线（USB）和便携式USB（USBOn-the-Go．OTG）收发器芯片的UTMI＋低引脚数接口（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）设计人员可通过该规范开发符合业界标准的接口，将现成的高速USB收发器整合到他们的设计中。

用于独立高速USB收发器的ULPI接口规范公开发行

ULPI工作组目前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On—the—Go，OTG）收发器芯片的UTMI＋低引脚数接口（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）的设计人员可通过该规范开发符合业界标准的接口．将现成的高速USB收发器整合到他们的设计中。这样就节省了设计开发时间，简化了验证和产品测试过程，还能保证嵌入式USB核心逻辑器件与高速USB收发器的互联互通。

带有嵌入式收发器的FPGA可简化高速协议系统设计

带有嵌入式串行收发器的FPGA-Stratix ⅡGX针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。Stratix Ⅱ GX整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，

用于高速USB收发器的ULPI接口规范公布

ULPI工作组日前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On-the-Go，OTG）收发器芯片的UTMI＋低引脚数接LI（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）设计人员可通过该规范开发符合业界标准的接口，将现成的高速USB收发器整合剑他们的设计中。这样就节省了设计开发时间，简化了验证和产品测试过稃，还能保证嵌入式USB核心逻辑器件与高速USB收发器的互联互通。

基于收发器的全系列FPGA

带宽和数据速率的提高需要更多、更快的收发器。各种标准以及对优异的背板信号完整性和协议兼容性的需求推动了数字器件收发器技术的创新与发展。为满足不同市场和应用的需求,数字器件必须在密度和特性上达到最佳组合,同时满足性能、功耗和成本目标。本文介绍了如何利用Altera最全面的收发器定制逻辑系列产品和技术创新来满足这些需求。

Altera带有嵌入式收发器的最新Stratix Ⅱ GX FPGA实现了优异的信号完整性

Stratix Ⅱ GX是Aitera公司第三代带有嵌入式串行收发器的FPGA。Stratix Ⅱ GXFPGA针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。Stratix Ⅱ GXFPGA整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，工作速率在622Mbps-6．375Gbps之间，满足了当今和未来高速设计的需求。

基于JESD204协议的高速串行采集系统

在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中,要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制,给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议,有效地解决了传统采集数据并行传输时的各种问题。

基于SRIO的双备份数据传输

为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行备份选择。该方案以Xilinx的Kintex 7系列FPGA为SRIO的连接设备,物理层以FPGA芯片内部集成的GTX高速串行收发器作为传输基础;传输链路采用“光模块+光缆”代替电缆实现数据的高速可靠传输,该方案已运用到遥测系统数据采集装置项目,实现了FPGA设备间双备份数据传输。

一种板级高速串行传输接口设计

在计算机和电子工业应用中板级间的高速传输接口设计一直扮演着至关重要的角色。所需传输的数据量与日俱增,本文提出了一种基于高速串行收发器的板级传输接口设计方案,使用光纤作为传输信道,降低了误码-率;采用的Aurora 64B/55B协议使得编码开销降到了3%左右,相比于上一代传输协议,大大增加了有效数据传输率,测试结果表明,此方案可以实现500Mbps到200Gbps以上的数据吞吐量。

基于GTX接口的宇航用高速串口设计与应用

GTX(Gigabit Transceiver,吉比特收发器)是一种低功耗的收发器,可用于实现多种高速串行接口。GTX高速串行通信接口有宇航级单板、单机、系统级接口电路应用场景。文章针对GTX共性问题进行设计,面向宇航电子产品需求,优化PCB电源完整性与信号完整性设计,增加耦合电容,设计电路并进行性能仿真,完成了4路单通道速率3.125Gbps的高速信号传输、每路交换数据吞吐量大于5Gbp的信号传输试验,实现了10Gbps量级的信号传输,电源完整性及信号完整性满足宇航电子产品要求。

一种FPGA的高速IP验证方法研究与实现

当前高速串行通信技术已被广泛地应用于电子、计算机等各个领域,高速信号质量的好坏决定了整个系统的好坏,因此对高速信号的验证变得极其重要。现场可编程门阵列(FPGA)作为高速串行通信中不可取代的高性能新品,对电子信息系统的先进性、安全性和可靠性起到决定性作用。FPGA内部集成多个高速知识产权(IP),因此对FPGA的高速IP进行验证测试变得尤为重要。通过误码率测试仪(IBERT)核来监控和评估高速IP,介绍了IBERT的基本功能、实现方法,以及高速串行收发器(GTX)的工作原理和验证方法。同时基于KC705平台搭建验证环境,使用IBERT核调整激励参数,对FPGA的高速串行接口进行验证,并对其误码、抖动和眼图进行详细的分析。实验证明,该方法大大地提高了IP的评估质量和效率。

基于SATA的高速CCD存储方案设计

航测图像具有分辨率高、数据量大等特点,为了将高帧频、高分辨率CCD相机的航测图像数据实时存储下来,当前的多PC机并行存储方法,已无法满足实时存储的要求,根据串行硬盘接口SATA协议,在可编程逻辑门阵列FPGA内实现了一种CCD图像数据的高速实时存储方案。此方案可以将数据采集、存储集成在单片FPGA内实现。利用V5FX70系列FPGA中的高速收发器GTX实现了SATA2.6协议,单盘速度可达到94.6MB/s,若将多个盘组成硬盘阵列RAID,可以将CCD数据并行存储到SATA硬盘上。此方案单片FPGA最多可实现16个SATA硬盘接口,具有可高速、实时、稳定、便携等优点。

FPGA GTX互联通信设计及测试

在现代数字处理技术领域,为应对不断增长的数据传输速率的需求,GTX互联通信作为高速串行通信技术的重要组成部分,成为高速数据传输的主要方案。GTX互联通信通过Vivado软件的IP核设计了完整的通信工程,采用Kintex-7系列FPGA实现了GTX互联验证平台,通信速率为5 Gb/s。通过IBERT建立了简便的信道测试方法,利用ILA进行了通信数据测试,简化了GTX接口电路和测试方法。最终利用Vivado的Debug功能,验证测试了GTX互联通信程序,数据接收准确无误,实验结果表明GTX互联通信稳定可靠。