期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于多核处理器的IPSec VPN系统安全策略检索研究
被引量:
6
1
作者
陈亮
王建
赵勇
《计算机工程与应用》
CSCD
北大核心
2017年第23期67-71,共5页
为满足现代高带宽互联网应用环境中的安全性保障要求,提出了一种基于Tilera GX36多核网络处理平台的IPSec VPN系统结构,利用SDN思想设计了系统控制面和数据面的程序功能模块,实现网络流量安全的灵活控制。针对系统中安全策略检索性能要...
为满足现代高带宽互联网应用环境中的安全性保障要求,提出了一种基于Tilera GX36多核网络处理平台的IPSec VPN系统结构,利用SDN思想设计了系统控制面和数据面的程序功能模块,实现网络流量安全的灵活控制。针对系统中安全策略检索性能要求,提出一种基于Hash的三级安全策略流表存储结构,并以各Tile CPU缓存中的安全关联流表为快速检索数据源设计一种安全策略检索方法。测试结果表明,对于互联网中典型的小包、中包和大包应用场景,该系统均能达到近40 Gb/s的处理性能。
展开更多
关键词
多核网络处理器
Tilera
gx36
IPSEC
VPN
安全策略检索
下载PDF
职称材料
基于众核处理器的AVS并行解码器的设计与实现
2
作者
吴杰
张文军
+1 位作者
高志勇
张小云
《电视技术》
北大核心
2014年第15期84-87,共4页
众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化...
众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。
展开更多
关键词
AVS解码器
Tile—
gx36
SIMD
并行解码
下载PDF
职称材料
题名
基于多核处理器的IPSec VPN系统安全策略检索研究
被引量:
6
1
作者
陈亮
王建
赵勇
机构
西安工程大学计算机科学学院
出处
《计算机工程与应用》
CSCD
北大核心
2017年第23期67-71,共5页
基金
陕西省工业攻关计划(No.2014K05-43)
陕西省教育厅专项科研计划(No.14JK1310)
西安市技术转移促进工程项目(No.CXY1439(1))
文摘
为满足现代高带宽互联网应用环境中的安全性保障要求,提出了一种基于Tilera GX36多核网络处理平台的IPSec VPN系统结构,利用SDN思想设计了系统控制面和数据面的程序功能模块,实现网络流量安全的灵活控制。针对系统中安全策略检索性能要求,提出一种基于Hash的三级安全策略流表存储结构,并以各Tile CPU缓存中的安全关联流表为快速检索数据源设计一种安全策略检索方法。测试结果表明,对于互联网中典型的小包、中包和大包应用场景,该系统均能达到近40 Gb/s的处理性能。
关键词
多核网络处理器
Tilera
gx36
IPSEC
VPN
安全策略检索
Keywords
multi-core network processor
Tilera
gx36
IPSec VPN
security policy search
分类号
TP393 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
基于众核处理器的AVS并行解码器的设计与实现
2
作者
吴杰
张文军
高志勇
张小云
机构
上海交通大学图像通信与网络工程研究所
出处
《电视技术》
北大核心
2014年第15期84-87,共4页
基金
国家自然科学基金项目(61301116)
国家自然科学基金委创新群体项目(61221001)
文摘
众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。
关键词
AVS解码器
Tile—
gx36
SIMD
并行解码
Keywords
AVS decoder
Tile-
gx36
SIMD
parallel decoding
分类号
TN949.292 [电子电信—信号与信息处理]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于多核处理器的IPSec VPN系统安全策略检索研究
陈亮
王建
赵勇
《计算机工程与应用》
CSCD
北大核心
2017
6
下载PDF
职称材料
2
基于众核处理器的AVS并行解码器的设计与实现
吴杰
张文军
高志勇
张小云
《电视技术》
北大核心
2014
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部