U型槽刻蚀工艺对GaN垂直沟槽型金属-氧化物-半导体场效应晶体管电学特性的影响

U型槽的干法刻蚀工艺是GaN垂直沟槽型金属-氧化物-半导体场效应晶体管(MOSFET)器件关键的工艺步骤,干法刻蚀后GaN的侧壁状况直接影响GaN MOS结构中的界面态特性和器件的沟道电子输运.本文通过改变感应耦合等离子体干法刻蚀工艺中的射频功率和刻蚀掩模,研究了GaN垂直沟槽型MOSFET电学特性的工艺依赖性.研究结果表明,适当降低射频功率,在保证侧壁陡直的前提下可以改善沟道电子迁移率,从35.7 cm^2/(V·s)提高到48.1 cm^2/(V·s),并提高器件的工作电流.沟道处的界面态密度可以通过亚阈值摆幅提取,射频功率在50 W时界面态密度降低到1.90×10^12 cm^-2·eV^-1,比135 W条件下降低了一半.采用SiO2硬刻蚀掩模代替光刻胶掩模可以提高沟槽底部的刻蚀均匀性.较薄的SiO2掩模具有更小的侧壁面积,高能离子的反射作用更弱,过刻蚀现象明显改善,制备出的GaN垂直沟槽型MOSFET沟道场效应迁移率更高,界面态密度更低.

双沟槽SiC金属-氧化物-半导体型场效应管重离子单粒子效应

本文针对第四代双沟槽型碳化硅场效应晶体管升展了不同源漏偏置电压下208 MeV锗离子辐照实验,分析了器件产生单粒子效应的物理机制.实验结果表明,辐照过程中随着初始偏置电压的增大,器件漏极电流增长更明显;在偏置电压为400 V时,重离子注量达到9×10^(4)ion/cm^(2),器件发生单粒子烧毁,在偏置电压为500 V时,重离子注量达到3×10^(4)ion/cm^(2),器件发生单粒子烧毁,单粒子烧毁阈值电压在器件额定工作电压的34%(400 V)以下.对辐照后器件进行栅特性测试,辐照过程中偏置电压为100 V的器件泄漏电流无明显变化;200 V和300 V时,器件的栅极泄漏电流和漏极泄漏电流都增大.结合TCAD仿真模拟进一步分析器件单粒子效应微观机制,结果表明在低偏压下,泄漏电流增大是因为电场集中在栅氧化层的拐角处,导致了氧化层的损伤;在高偏压下,辐照过程中N-外延层和N+衬底交界处发生的电场强度增大,引起显著的碰撞电离,由碰撞电离产生的局域大电流密度导致晶格温度超过碳化硅的熔点,最终引起单粒子烧毁.

垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

高功率微波作用下热载流子引起n型金属-氧化物-半导体场效应晶体管特性退化研究

高功率微波(HPM)通过使半导体器件特性退化和功能失效,从而干扰电子系统无法正常工作.针对金属氧化物半导体(MOS)器件的HPM效应,建立了高功率微波引起n型金属氧化物半导体场效应晶体管(nMOSFET)特性退化的物理过程与模型.器件仿真结果中nMOSFET的输出特性曲线显示栅极注入HPM引起器件特性退化,包括阈值电压正向漂移、饱和电流减小、跨导减小等;结合物理模型分析可知,HPM引起的高频脉冲电压使器件进入深耗尽状态,热载流子数目增多,热载流子效应导致器件特性退化.MOS器件的HPM注入实验结果显示,器件特性曲线、器件模型参数变化趋势与仿真结果一致,验证了HPM引起nMOSFET特性退化的物理过程与模型.

耗尽型6H-SiC埋沟PMOSFET电流解析模型

在考虑到杂质的不完全离化作用时，建立了SiC埋沟PMOSFET在发生表面多子耗尽时的电流解析模型。实验结果和模拟结果的一致性说明了此模型的准确性。在300～600K温度范围表面弱电场的条件下．由于杂质不完全离化作用得到充分体现．因此器件的工作状态有不同于常规模型下的特性；当温度升高时离化率的增大使得杂质的不完全离化作用得不到体现，所以文中模型的结果向常规模型的结果靠近．且都与实验结果接近。同时为了充分利用埋沟器件体内沟道的优势．对埋沟掺杂的浓度和深度也进行了合理的设计。

电阻耦合型神经MOS晶体管及其差分四象限模拟乘法器

电阻耦合型神经 MOS晶体管是在电容耦合 (浮栅 )型神经 MOS晶体管基础上提出来的 ,它克服了电容耦合型神经 MOS晶体管中由于电容耦合而产生的缺点。文中介绍了电阻耦合型神经 MOS晶体管的基本结构和特点 。

基于SiC和Si器件的燃料电池汽车DC-DC变换器的性能

为实现燃料电池汽车输出电压、功率的调节与控制,采用了一种交错式双Boost电路的大功率直流-直流(DC-DC)变换器,其中应用了Si和SiC功率器件。基于电路损耗计算和效率仿真手段,对比分析了全SiC[金属-氧化物半导体场效应晶体管(MOSFET)器件、SiC二极管]、SiC MOSFET和Si二极管的混合器件和全硅Si[绝缘栅双极型晶体管(IGBT)器件、Si二极管]的变换器在电路损耗。结果表明:Si IGBT的开通和关断损耗约是SiC MOSFET的3倍和10倍,在不同工况下,全SiC变换器的转换效率比全Si变换器高1%~3.1%。因而,SiC功率器件在大功率DC-DC变换器的应用中,能够提高功率密度、可靠性和动力系统工作效率。

降低金属与n型Ge接触电阻方法的研究进展

Ge材料中n型杂质激活的电子浓度偏低,以及费米能级钉扎效应导致的金属与n型Ge接触电子势垒高度偏大,使金属与n型Ge接触电阻较大。基于Ge的材料特性,分析了缺陷对杂质浓度以及费米能级钉扎对电子势垒高度的影响;综述了提高Ge材料中n型掺杂电子浓度的方法,如激光退火、磷和锑共掺、循环离子注入/退火、氟钝化等;讨论了降低金属与n型Ge接触电子势垒高度的途径,即插入薄的界面层形成金属-界面层-Ge接触。电子浓度的提高,以及电子势垒高度的降低,有效地减小了金属与n型Ge接触电阻。

沟槽栅功率器件栅氧化膜特性的工艺研究

本文分析了沟槽栅功率器件中对栅氧化膜特性造成影响的主要工艺因素,报告了一种获得高性能栅氧特性的方法,并且对栅氧化膜特性改善的机理进行了研究。对于厚度55nm的沟槽栅氧化膜,其正向偏置和反向偏置下的击穿电压都高于30伏特。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

一种新型低压功率MOSFET结构分析

介绍了一种新型的低压功率MOSFET结构——Trench MOSFET。将其与常规VDMOS通过在 结构参数、电性能参数上的比较和分析,最终肯定了Trench MOSFET结构的优点。

Halo注入角度对热载流子效应的影响及优化

通过模拟和实验研究了不同的halo注入角度的NMOSFET,研究发现halo的注入角度越大,热载流子效应的退化越严重。考虑到由于热载流子的注入造成栅氧化层损伤,使器件可靠性变差,halo注入时应该采用小的倾角注入。

沟槽功率MOS器件的多晶Si填槽工艺研究

介绍了多晶Si薄膜的成膜机理及其在集成电路中的应用,针对沟槽功率MOSFET集成电路制造中两种主流多晶Si工艺的优点和不足进行了分析和对比。从栅氧化层厚度分布和Arriving Angle模型两个方面分析了沟槽中多晶Si空洞的形成机制。阐述了金属通过多晶Si空洞穿透Si衬底导致器件失效的理论,并通过失效器件的FIB分析对理论加以证实。最后基于Arriving Angle模型理论,在试验中改变沟槽顶端和底部宽度,将沟槽刻蚀成倒梯形的结构,以多晶Si填充沟槽经历高温退火工艺再进行SEM分析。分析结果证实,改变沟槽顶端和底部宽度可彻底消除沟槽中多晶Si的空洞,提高器件的可靠性。

VDMOS准饱和特性数学模型研究

借助电脑软件仿真深入研究了VDMOS电场分布特性,并且从数学角度研究了VDMOS漂移区垂直方向上电压降落的情况。建立了VDMOS准饱和特性的数学模型,给出了VDMOS工作在临界准饱和区域的栅极电压的计算方法,为器件工作的安全区域设定了边界条件。在研究过程中发现,VDMOS漂移区垂直方向上的电场最大值出现的位置基本固定不变,它不随着栅极电压、漂移区掺杂浓度和栅氧厚度的变化而变化,而是随着漏电压的变化而变化,这主要是由于漂移区内B区域横截面积和电子速度都在随着栅极电压的增大而增大造成的。此结论不仅为文中准饱和模型的创建提供了一种简便的方法,而且对以往模型的简化和改进提供了理论依据。

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。

应变SiGe沟道PMOSFET亚阈值特性模拟

通过简化的模型,对应变SiGe沟道PMOSFET及SiPMOSFET的亚阈值特性作出了简单的理论分析,然后用二维模拟器Medici进行了模拟和对比;研究了截止电流和亚阈值斜率随SiGePMOSFET垂直结构参数的变化关系。模拟结果同理论分析符合一致,表明应变SiGe沟道PMOSFET的亚阈值特性比SiPMOSFET更差,并且对垂直结构参数敏感,在器件设计时值得关注。

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。

总剂量辐射对硅双极和MOS器件性能的影响

对比研究了总剂量辐射对硅微波功率双极器件、LDMOS器件、VDMOS器件以及常规功率VDMOS和抗辐射加固功率VDMOS器件电性能的影响,并分析了辐射后器件性能变化的原因,为抗辐射加固方法的改进和优化提供了基础。

屏蔽栅结构射频功率VDMOSFET研制

在台栅垂直双扩散金属-氧化物-半导体场效应晶体管(VDMOSFET)的结构基础上,利用常规硅工艺技术,研制出了一种具有屏蔽栅结构的射频功率VDMOSFET器件,在多晶硅栅电极与漏极漂移区之间的氧化层中间加入了多晶硅屏蔽层,大幅度降低了器件的栅漏电容Cgd。研制出的屏蔽栅结构VDMOSFET器件的总栅宽为6 cm、漏源击穿电压为57 V、漏极电流为4.3 A、阈值电压为3.0 V、跨导为1.2 S,与结构尺寸相同、直流参数相近的台栅结构VDMOSFET器件相比,屏蔽栅结构VDMOSFET器件的栅漏电容降低了72%以上,器件在175 MHz、12 V的工作条件下,连续波输出功率为8.4 W、漏极效率为70%、功率增益为10 dB。

一种便携式VDMOS单粒子试验测试系统

设计了一种在线测试系统,用于监测垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件在单粒子试验中的单粒子效应。简述了实验原理,从偏置设计与波形获取及仪器控制与远程监测多个方面详细论述了测试系统的硬件结构;给出了软件的设计流程及测试系统的操作界面。最后应用该自动测试系统开展了试验,结果表面该系统稳定可靠,便携易用。