A CMOS fully-differential 2.4GHz ∑-△ frequency synthesizer for Gaussian minimum shift keying （GMSK）modulation is presented. A pre-compensation fractional-N phase-locked loop（PLL）is adopted in the modulator.The t...A CMOS fully-differential 2.4GHz ∑-△ frequency synthesizer for Gaussian minimum shift keying （GMSK）modulation is presented. A pre-compensation fractional-N phase-locked loop（PLL）is adopted in the modulator.The transfer function of the type- Ⅱ third-order phase-locked loop is deduced,and the important parameters that affect the loop transfer function are pointed out. Methods to calibrate the important loop parameters arc introduced. A differential tuned LC-VCO and a fully-differential charge pump are adopted in the PLL design. The designed circuits are simulated in a 0.18gm 1P6M CMOS process. The power consumption of the PLL is only about llmW with the low power consideration in building blocks design, and the data rate of the modulator can reach 2Mb/s.展开更多
联合战术信息分发系统(Joint Tactical Information Distribution System,JTIDS)作为Link16的通信载体为多军种协同作战提供服务。当前,高精尖武器装备的数量激增,进而JTIDS终端增多,导致非正交跳频层叠网间的邻频干扰和同频干扰发生的...联合战术信息分发系统(Joint Tactical Information Distribution System,JTIDS)作为Link16的通信载体为多军种协同作战提供服务。当前,高精尖武器装备的数量激增,进而JTIDS终端增多,导致非正交跳频层叠网间的邻频干扰和同频干扰发生的概率很大。基于此,分析了改用高斯最小频移键控(Gaussian Minimum Shift Keying,GMSK)调制后,JTIDS的频谱特征。同时,仿真分析了改进系统对于互干扰和同频干扰的健壮程度。仿真结果表明,在邻频干扰和同频干扰下,JTIDS误码率显著提高,使用复杂度更高的GMSK解调的JTIDS性能比原系统更好。展开更多
针对深空测控通信中GMSK体制非相干解调损失较大的难点,提出了一种改进的GMSK信号非相干维特比解调算法。通过分析相位状态网格图中相位转移规律,建立理论仿真模型。通过原理样机的研制和测试,实测数据表明:该算法具有解调损失低、实现...针对深空测控通信中GMSK体制非相干解调损失较大的难点,提出了一种改进的GMSK信号非相干维特比解调算法。通过分析相位状态网格图中相位转移规律,建立理论仿真模型。通过原理样机的研制和测试,实测数据表明:该算法具有解调损失低、实现复杂度适中的优点;相比于理论的最佳相干解调算法,在误码率1×10-4量级下,实测仅损失0.6 d B。目前该算法已应用于国内某深空测控通信系统GMSK体制基带设备中,并成功解调出欧空局Herschel–Planck卫星数据。展开更多
提出了一种在零中频低功耗蓝牙接收机中使用的GMSK解调器。GMSK是一种恒包络调制方式,针对其解调最重要的判决依据是相位变化,而接收机的本振频率与发射机的载波频率误差会对相位产生干扰。因此提出了一种频偏校准算法来解决频偏对解调...提出了一种在零中频低功耗蓝牙接收机中使用的GMSK解调器。GMSK是一种恒包络调制方式,针对其解调最重要的判决依据是相位变化,而接收机的本振频率与发射机的载波频率误差会对相位产生干扰。因此提出了一种频偏校准算法来解决频偏对解调性能的影响。该算法由改进的一比特差分解调与CORDIC(COordinate Rotation Digital Computer)算法结合实现,与传统的频偏校准算法相比复杂度大大降低。在150kHz以内的频偏条件下,要达到10^(-3)误码率要求,需要的信噪比与无频偏时相比差距在1 dB以内。该解调器通过Verilog实现,并用FPGA进行验证。展开更多
文摘A CMOS fully-differential 2.4GHz ∑-△ frequency synthesizer for Gaussian minimum shift keying （GMSK）modulation is presented. A pre-compensation fractional-N phase-locked loop（PLL）is adopted in the modulator.The transfer function of the type- Ⅱ third-order phase-locked loop is deduced,and the important parameters that affect the loop transfer function are pointed out. Methods to calibrate the important loop parameters arc introduced. A differential tuned LC-VCO and a fully-differential charge pump are adopted in the PLL design. The designed circuits are simulated in a 0.18gm 1P6M CMOS process. The power consumption of the PLL is only about llmW with the low power consideration in building blocks design, and the data rate of the modulator can reach 2Mb/s.
文摘联合战术信息分发系统(Joint Tactical Information Distribution System,JTIDS)作为Link16的通信载体为多军种协同作战提供服务。当前,高精尖武器装备的数量激增,进而JTIDS终端增多,导致非正交跳频层叠网间的邻频干扰和同频干扰发生的概率很大。基于此,分析了改用高斯最小频移键控(Gaussian Minimum Shift Keying,GMSK)调制后,JTIDS的频谱特征。同时,仿真分析了改进系统对于互干扰和同频干扰的健壮程度。仿真结果表明,在邻频干扰和同频干扰下,JTIDS误码率显著提高,使用复杂度更高的GMSK解调的JTIDS性能比原系统更好。
文摘为了寻找最佳跳频调制方式,通过分析各种调制方式下不同信噪比对误码率的影响和不同BT值对GM-SK(Gauss filtered Minimum Shift frequency Keying)调制系统误码率的影响,说明GMSK调制方式的合理性和必要性。经仿真得出,在低信噪比-4 dB条件下,系统选用GMSK方式可获得0.03%的误码率,优于2FSK(2-ary Frequency Shift Keying)(3.33%),略差于BPSK(Binary Phase Shift Keying)(0.017%)和MSK(MinimumShift frequency Keying)(0.02%);同时频带利用方面GMSK为最优。利用Matlab中的Simulink通信工具箱模拟仿真GMSK跳频信号的调制与解调过程,设计出一种GMSK跳频通信系统。测试结果表明,该系统可在没有差错控制的条件下得到误码率为0.5%的通信效果。
文摘针对深空测控通信中GMSK体制非相干解调损失较大的难点,提出了一种改进的GMSK信号非相干维特比解调算法。通过分析相位状态网格图中相位转移规律,建立理论仿真模型。通过原理样机的研制和测试,实测数据表明:该算法具有解调损失低、实现复杂度适中的优点;相比于理论的最佳相干解调算法,在误码率1×10-4量级下,实测仅损失0.6 d B。目前该算法已应用于国内某深空测控通信系统GMSK体制基带设备中,并成功解调出欧空局Herschel–Planck卫星数据。
文摘提出了一种在零中频低功耗蓝牙接收机中使用的GMSK解调器。GMSK是一种恒包络调制方式,针对其解调最重要的判决依据是相位变化,而接收机的本振频率与发射机的载波频率误差会对相位产生干扰。因此提出了一种频偏校准算法来解决频偏对解调性能的影响。该算法由改进的一比特差分解调与CORDIC(COordinate Rotation Digital Computer)算法结合实现,与传统的频偏校准算法相比复杂度大大降低。在150kHz以内的频偏条件下,要达到10^(-3)误码率要求,需要的信噪比与无频偏时相比差距在1 dB以内。该解调器通过Verilog实现,并用FPGA进行验证。
