采用单元电路法的560GHz次谐波混频器设计

本文采用分部单元电路法,基于CMRC滤波器结构以及悬置微带线结构,使用三维电磁软件构建肖特基二极管的三维模型,设计了560GHz的太赫兹次谐波混频器。使用单元电路法,先将混频器电路分为多个独立单元电路,然后独立设计各个单元电路,当单元电路指标达标时,再拼接成完整得混频器联合仿真,得到最后结果。最终仿真结果,在本振输入功率在3mw时,混频器在540GHz到572GHz回拨损耗优于10dB,变频损耗优于9dB。

基于二次混频DPT的LFMCW雷达多目标检测和参数估计

针对LFMCW雷达中高速加速运动目标的检测问题,该文提出一种二次混频DPT处理方法。利用三角线性调频信号的调频对称性,采用上、下调频差拍信号二次混频的方法消除目标高速运动导致的跨距离单元走动现象。按距离单元进行的DPT处理可获得目标加速度和初始速度的估计。进一步重点研究了多目标存在时的参数估计问题。分析了多目标交叉项的特点,得出了一次交叉项形成有效干扰以及二次交叉项出现的条件。借助于Clean算法的思想,通过依次检测并剔除能量最强目标,有效解决了多目标参数估计问题。给出了多目标处理的主要步骤。仿真结果验证了该文方法及结论的有效性。

一种0.5～5GHz改进型折叠混频器

采用SMIC 0.18μm CMOS工艺,设计了一种基于双平衡Gilbert单元的宽带低噪声亚阈值混频器。采用折叠型结构,在跨导级添加LC并联谐振电路,控制开关管工作在亚阈值区,以提高增益、降低噪声,同时降低本振功率。与传统的折叠混频器相比,该电路的增益达到9.5~18.4dB,噪声仅为6.1~7.2dB,在1.8V电压下功耗为18.18mW。

一种低噪声、高增益的直接下变频混频器

针对零中频接收机的应用,提出了一种低噪声、高增益的直接下变频混频器,并用0.25μmCMOS工艺实现。这种混频器结构采用电流复用注入技术,并且在开关管的共源端并联了一个谐振电感。电流复用注入提高了转换增益;谐振电感消除了共源端的寄生电容,抑制了射频信号的泄漏,减小了由间接开关机理产生的闪烁噪声。仿真得到这个混频器输出1/f噪声的拐点频率小于100kHz。在2.645GHz的射频输入下,测试得到的转换增益为15.5dB,输入三阶交调点为-3.8dBm,在中频1M处的单边带噪声系数为9.2dB。

高线性度的CMOS下变频混频器的设计

采用正交反馈的跨导级设计了一种基于数字电视调谐芯片中的高线性度的下变频混频器,该混频器在3.3V的工作电压下,采用改进的Gilbert单元,使用基于Chartered0.25μm标准CMOS工艺进行流片测试,结果表明该混频器IIP3可达到15dBm,增益达到9dB。

GPS接收机中的下变频混频器的设计与实现

本文设计了一个应用于GPS接收机的下变频混频器。该混频器的RF,LO,IF信号的频率分别是1.576GHz,1.572GHz和4MHz。混频器的供电电压为3V。基于SMIC 0.18μm CMOS RF工艺模型,采用Cadence SpectreRF仿真器进行仿真,取得的转换增益(conversion gain)为15.19dB,噪声系数(NF)为16.5dB,三阶输入交调点(ⅡP3)为-0.535dBm,消耗的DC电流为5.4mA。混频器的版图总面积为420μm×220μm。提取寄生参数,后仿真的结果为:转换增益为15.66dB,NF为17.53dB,ⅡP3为-3.2dBm,消耗的DC电流为5.3mA。

一款工作于2.4GHz频段的带有源负载的高性能双平衡有源混频器(英文)

对带有源负载的CMOS双平衡Gilbert有源混频器的1/f噪声、线性度与转换增益进行深入分析。这款采用PMOSFETs做负载的混频器工作于2.4 GHz频段。为降低混频器的1/f噪声,利用双阱工艺中的寄生垂直NPN晶体管作为开关,同时在PMOSFETs处并联最低噪声的分流电路作为负载。运用在PMOSFETs处的高性能运算放大器,不仅为零中频输出提供了合适的直流偏置电压,以避免下级电路的饱和,并能够为混频器提供足够高的转换增益。同时,在输入跨导(Gm)级电路中采用电容交叉耦合电路能够将转换增益进一步提高。为了增加混频器的线性度,采用共栅放大器作为输入跨导级电路。这款混频器采用TSMC 0.18μm 1-Poly6-Metal RF CMOS工艺,在1.5 V电源电压、3 mA的电流消耗下获得了17.78 dB的转换增益、13.24 dB的噪声因子和4.45 dBm输入三阶交调点的高性能。

一种基于130 nm CMOS工艺的K波段混频器

基于130 nm CMOS工艺,设计了工作于K波段的双平衡下变频混频器。在传统吉尔伯特单元基础上采用电流复用注入结构,减小了开关级的偏置电流,提升了开关性能。在开关级源端引入谐振电感,消除了开关共源节点处的寄生电容,抑制了射频信号的泄露,提高了增益,减小了噪声。仿真结果表明,输入射频信号为24 GHz,本振信号为24.5 GHz,本振输入功率为-3 d Bm时,该混频器的转换增益为25.8 d B,单边带噪声系数为6.4 d B,输入3阶互调截点为-8.6 d Bm。

采用ADS的CMOS双平衡混频器设计

分析了Gilbert结构有源双平衡混频器的工作机理,以及混频器的转换增益、线性度与跨导、CMOS沟道尺寸等相关电路参数间的关系,并据此使用ADS软件进行设计及优化。在采用TSMC 0.25μm CMOS工艺,射频信号为2.5GHz,本振信号为2.25GHz、中频信号为250MHz时,2.5V工作电压的情况下仿真得到的转换增益为10.975dB,单边带噪声系数为9.09dB,1dB压缩点为1.2dBm,输出三阶交调截止点为11.354dBm,功耗为20mW。

一种宽带接收机中放单元的设计

提出了一种基于超外差二次变频结构的宽带中放单元的设计方案和工程实现,通过自动控制可变增益放大器AD8367的增益,使不同幅度的信号经过接收链路后输出保持平稳,并给出了ADS仿真模型和仿真特性图。最后按照ADS仿真模型设计电路并对最终电路进行了测试,仿真特性图和实测结果图之间存在一定的差异,但其性能指标完全满足系统设计的要求。

基于肖特基二极管的四次谐波混频器（英文）

针对冰云探测设备的预研,详细介绍了一款基于肖特基二极管的低变频损耗670 GHz四次谐波混频器,为了提升混频效率,采用两级紧凑微带共振单元(CMRC)本振低通滤波器来抑制射频信号、本振三次谐波及二次谐波混频产物.由于本振频率仅为射频频率的四分之一,大大降低了本振链路的复杂度和成本.测试结果表明,在640-700 GHz频带内单边带变频损耗为16.7~22.1 dB,在665 GHz最优单边带变频损耗为16.8 dB.

用于802.11a的5.5GHz低噪声正交混频器的设计

设计了一种新的工作在5.5GHz的低噪声正交混频器。为了减少传统Gilbert正交混频器中的噪声,使用了一个电感来抵消寄生电容对于噪声系数的影响。经过仿真在1.8V电压下,当本振(LO)、射频(RF)和中频(IF)的频率分别为5.51GHz,5.5GHz和10MHz的情况下,单边带噪声系数(SSB NF)可以低至8.33dB,三阶输入截至点(IIP3)为2.88dBm,功耗为14.4mW。

低中频接收机中高线性度正交混频器设计

本文首先以Gilbert单元为核心,利用折叠结构,设计了一种具有高线性度的CMOS单通道混频器。该混频器的输入射频信号设用了600MHz、输出中频为8MHz。接着本文应用这一混频器设计了低中频接收机中所需的双通道正交混频器。经仿真得到其在3.3V的电源电压下,转换增益为8.4dB,输入1dB压缩点和IIP3分别达到0dBm和10dBm,单边带噪声系数为16.8dB。

CMOS Mixers for 2.4GHz WLAN Transceivers

A down-conversion mixer and an up-conversion mixer for 2.4GHz WLAN transceivers are presented.The down-conversion mixer uses a class-AB input stage to get high linearity and to realize input impedance matching and single-ended to differential conversion.The mixers are implemented in 0.18μm CMOS process.The measured results are given to show their performance.

X波段GaAs PHEMT单片有源上变频器设计

采用0.25μm GaAs PHEMT工艺研制了一个X波段单片有源上变频器。电路集成了Gilbert混频电路、RF补偿放大器和LO缓冲器,在提高了单片电路集成度的同时,获得了较好的性能指标。实际测试结果表明:变频增益大于10dB;各端口匹配良好,在工作频带内回波损耗小于10dB;1dB增益压缩点输出功率达到4dBm;所需本振功率为-3dBm。

10Gb/sNRZ码时钟信息提取电路

利用法国OMM IC公司的0.2μm G aA s PHEM T工艺,设计实现了10 G b/s NRZ码时钟信息提取电路。该电路采用改进型双平衡G ilbert单元的结构,引进了容性源极耦合差动电流放大器和调谐负载电路,大大提高了电路的性能。测试表明:在输入速率为9.953 28 G b/s长度为223-1伪随机序列的情况下,提取出的时钟的均方根抖动是1.18 ps,峰峰值抖动是8.44 ps。芯片面积为0.5 mm×1 mm,采用-5 V电源供电,功耗约为100 mW。

一种5GHz WLAN CMOS正交调制器和上变频器的设计

介绍了应用于WLAN IEEE 802.11a的正交调制器和上变频器的设计,给出了详尽的优化方法。正交调制器在传统Gilbert单元的基础上,采用负反馈跨导放大器来提高线性度;上变频器采用RLC谐振网络作Gilbert单元负载来提高增益,增加电压输出摆幅。电路采用TSMC 0.18μm 6层金属混合信号/射频CMOS工艺实现。在1.8 V电源电压下,静态电流为30 mA。测试结果表明,在谐振频率点的1 dB压缩点P1-dB为-8 dBm,电压增益为-2.4 dB,本振泄漏小于-50 dBm。

一种宽输入范围CMOS模拟乘法器的优化设计

设计了一种基于CMOS工艺设计的宽输入范围的Gilbert单元乘法器。通过在乘法器的输入端加入有源衰减器和电位平移电路,增大了乘法器的输入范围(±4 V)。该乘法器采用TSMC 0.35μm的CMOS工艺进行设计,并用HSpice仿真器对电路进行了仿真,得到了电源电压为±4 V,以及线性电压输入范围为±4 V时,非线性误差小于1.0%,乘法运算误差小于0.3%,x输入端的-3 dB带宽为470 MHz,y输入端的-3 dB带宽为4.20 GHz的良好结果,整个乘法器电路的功耗为2.82 mW。

高线性度CMOS模拟乘法器设计与仿真

设计和仿真了一种高线性度CMOS模拟乘法器。采用有源衰减器对输入信号进行预处理,CMOS Gilbert乘法单元对信号进行乘法运算,同时设计了偏置电路。在±1.8 V电源电压下,输入范围为±0.6 V时,通过优化器件参数,乘法器输出幅度小于±25 mV且具有高线性度。乘法器-3 dB带宽为181 MHz,有着良好的倍频特性。此外,对乘法器的温度特性进行了仿真,讨论了线性度与输出幅度之间的关系,优化设计了乘法器版图。在较宽输入范围内,本文乘法器线性度明显高于参考文献。

一种指数增益控制宽范围可变增益放大器

采用中芯国际(SMIC)0.35μm CMOS混合信号工艺设计了一个具有指数增益特性的宽增益调节范围的可变增益放大器,其作为对信号的前级放大单元已经应用在了本中心设计的一款用于红外信号接收的芯片中。设计的这款可变增益放大器由Gilbert单元、指数转换电路、固定增益放大器组成。经过HSPICE仿真验证,该放大器可以实现-11.3dB^33.4dB的增益连续变化,其-3dB带宽为5.2MHz、相位裕度60°、控制电流与增益成dB-线性,很好地满足了整个红外接收芯片对其的性能要求。