使用Sentaurus TCAD软件设计和仿真0.18μmH栅P-Well SOI MOSFET器件

绝缘体上硅(Silicon On Insulator,简称SOI)以其独特的材料结构有效克服了体硅材料的不足,使其在能够成功应用于辐照恶劣环境中。本文使用Sentaurus TCAD软件中的SDE(Sentaurus Structure Editor)工具设计一个0.18μmH栅P-Well SOI MOSFET器件结构,并且运用Sentaurus TCAD软件中的Sentaurus Device工具进行器件特性仿真,使用INSPECT和TECPLOT_SV工具查看仿真结果并得到设计的器件的阈值电压(Vth=1.104V)和饱和电流(Idsat=3.121E-4A)。

亚微米PD CMOS/SOI工艺及H栅单边体引出研究

研究开发了0.4μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路。对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究。对沟道长度为0.4μm、0.5μm、0.6μm、0.8μm的H栅PD SOI MOSFET单边体引出器件进行工艺加工及测试,总结出在现有工艺下适合单边体引出方式的MOSFET器件尺寸,并对引起短沟道PMOSFET漏电的因素进行了分析,提出了改善方法;对提高PD CMOS/SOI集成电路的设计密度和改进制造工艺具有一定的指导意义。

H型栅NMOS器件Kink效应的研究

H型栅NMOS器件因其强抗辐照和低功耗等优势已逐渐成为PDSOI电路设计中的核心器件。但H型栅NMOS器件的Ids-Vds曲线会在漏极电压较高时发生明显的翘曲现象,称为Kink效应。该效应严重影响一定工作条件下的电路性能和稳定性。为此,依据实测和TCAD仿真数据,分析了H型栅NMOS器件发生Kink效应的机理,并且基于0.15μm SOI工艺,进一步量化分析了顶层硅膜厚度、阱浓度、栅尺寸、温度以及总剂量辐照等方面对Kink效应的影响。最终结果表明,高漏极电压下NMOS器件体区积累大量空穴导致寄生NPN三极管开启,从而引发了Kink效应。本工作完善了H型栅NMOS器件Kink效应的研究,为PDSOI电路设计中抑制Kink效应提供了有益的参考。

边缘注入对H型栅SOI pMOSFETs亚阈值泄漏电流的影响(英文)

就不同边缘注入剂量对H型栅SOI pMOSFETs亚阈值泄漏电流的影响进行了研究。实验结果表明不足的边缘注入将会产生边缘背栅寄生晶体管,并且在高的背栅压下会产生明显的泄漏电流。分析表明尽管H型栅结构的器件在源和漏之间没有直接的边缘泄漏通路,但是在有源扩展区部分,由于LOCOS技术引起的硅膜减薄和剂量损失仍就促使了边缘背栅阈值电压的降低。

H型栅PMOS跨导双峰效应建模

H型栅SOI PMOS结构因为其抗辐照能力强,对称性较好,在SOI电路设计中得到广泛应用。但其跨导在栅电压变化时具有明显的双峰效应,而通用的BSIMSOI模型无法反映出该类器件的跨导双峰效应,为器件特性的仿真和预测带来了挑战。针对此问题,基于BSIMSOI仿真模型,利用子电路定义了两条并联的晶体管沟道,建立了H型栅PMOS结构的SPICE模型。该模型可有效表现SOI工艺下的PMOS器件的双峰效应。实验结果表明,与BSIMSOI相比,该文提出的模型误差均方根值(RMS)从6.91%下降至1.91%,同时,利用BSIMSOI的bin参数后,将W较小尺寸的模型RMS值降低了60%以上,可以良好地适用于SOI工艺H型栅PMOS结构建模和电路设计当中。

H型栅/源漏非对称结构CMOS在PDSOI标准单元建库中的应用

基于0.35μmSOI工艺平台,进行PDSOI CMOS标准单元建库技术研究。讨论选用H型栅和源漏非对称结构CMOS建立PDSOI标准单元的优点,根据0.35μm SOI CMOS工艺设计规则进行标准单元库设计,并设计了标准单元测试芯片。

抗辐照H型栅PD SOI NMOSFETs

在商用SIMOX衬底上制备了部分耗尽抗辐照H型栅NMOSFETs,使用的主要技术手段有:氮化H2-O2合成栅介质加固正栅;增加体区掺杂,以提高背栅阈值电压;采用H型栅结构,消除边缘寄生晶体管。结果表明,在经受1E6rad(Si)的辐照后,器件特性没有明显恶化。

全耗尽CMOS/SOI工艺

对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、2 0 0 0门门海阵列等 ) ,其中 ,n MOS:Vt=0 .7V,Vds=4 .5～ 5 .2 V,μeff=4 6 5 cm2 / (V· s) ,p MOS:Vt=- 0 .8V ,Vds=- 5～ - 6 .3V,μeff=2 6 4 cm2 / (V· s) .当工作电压为 5 V时 ,0 .8μm环振单级延迟为 4 5

一种抗总剂量辐照的NMOSFETs

在商用 SIMOX衬底上制备了抗辐照 NMOSFETs,使用的主要技术手段有 :氮化 H2 -O2 合成栅介质加固正栅 ;增加体区掺杂 ,以提高背栅阈值电压 ;采用 C型体接触结构 ,消除边缘寄生晶体管。结果表明 ,在经受 1× 1 0 6 rad( Si)的辐照后 。

空间辐射效应防护的标准单元库设计与实现

为提高空间环境下电子设备的可靠性,提升抗辐射加固SOI(Silicon on Insulator)集成电路的设计效率,通过构建完整的建库流程,自主设计开发了基于3.3V-0.35μm-PD(Partly)SOI CMOS(ComplementaryMetal-Semiconductor)工艺平台,并面向Synopsys电子设计自动化软件的抗辐射加固标准单元库。标准单元采用H型栅及源漏非对称注入结构,以提高抗辐射性能,最后对该单元库进行了电子设计自动化工具流程验证和测试验证。实验结果表明,检错纠错验证电路功能符合设计要求,抗总剂量水平大于300krad(Si)。

90 nm PDSOI MOSFET热阻研究

对90 nm PDSOI MOSFET的热阻进行了提取与研究。以H型栅MOSFET为研究对象,将源体二极管作为温度敏感器,通过测量源体结电流与器件温度的关系以及源体结电流与器件功率的关系,获得MOS器件功率与器件温度的关系,从而获取MOS器件热阻值。实验结果表明,该工艺下PMOS器件的热阻比NMOS器件大,其原因是PMOS体区掺杂浓度比NMOS高,而掺杂浓度越高,导热性越差,热阻就越大;H型栅器件的归一化热阻随沟道宽度的增加而增大,其原因是随着沟道宽度的增加,体引出区域对器件导热的贡献变小;热阻随环境温度的上升而减小,其原因是二氧化硅埋氧层的导热率随温度的升高而增大。

不同栅结构的部分耗尽NMOSFET/SIMOX的总剂量辐照效应研究

研究了在改性注氧隔离(SIMOX)材料上制备的具有环栅和H型栅结构的部分耗尽NMOS晶体管在三种不同偏置状态的总剂量辐照效应。实验表明在10keV的X-射线总剂量辐照下,器件的背栅、正栅阈值电压负向漂移和漏电流都控制在较小的水平;在2Mrad(SiO2)的辐照下仍能正常工作。研究证实了无论哪种栅结构,对于背栅,PG均为最劣偏置,其次是OFF偏置,而ON偏置下器件受辐照的影响最小;而对于正栅,ON均为最劣偏置。通过拟合计算出了绝缘埋层(BOX,即埋氧)中的饱和净正电荷密度Not和空穴俘获分数α。