基于DM642平台的视频会议中H.264/AVC编码器优化

针对视频会议系统应用,基于DM642平台进行了H.264/AVC编码器的优化.优化过程分为三步,首先是编码体系结构的选择及功能裁剪,其次是对运动估计算法进行优化,最后是针对平台的优化.在DM642平台上进行了测试,实现了20 f/s CIF(352×288)格式图像的实时编码.

H.264/AVC编码模式选择

H.264/AVC是最新的视频编码标准。与以前的视频标准相比编码模式更多,压缩效率更高,同时在编码模式的选择上也更复杂,计算量更大。编码时如何选择合适的编码模式对H.264/AVC的压缩性能和计算复杂度是非常关键的。本文讲述了JVT的参考软件是如何实现H.264/AVC编码模式选择。

H.264/AVC编码器子象素插值快速实现方法

子象素运动估计是H.264/AVC等混合编码标准中普遍使用的用于提高预测精度的技术,使得预测精度达到1/4象素,甚至1/8象素,从而提高编码性能。在做运动估计之前需要对参考图像插值,由于插值算法复杂度较高,计算资源耗费很大,所以如何简化和优化其插值算法,实现一个快速的插值过程,对编码器的实时性极其重要。论文提出了一种H.264/AVC编码器子象素插值的快速实现方法,首先简化运算的复杂度,然后通过优化数据结构来消除数据相关性,最后使用SIMD指令优化算法,从而高效地实现了标准的插值过程。实验证明,使用提出的方法实现的插值过程比H.264/AVC参考软件JM10的插值过程快25倍以上。

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。

H.264/AVC编码器中运动估计的低代价VLSI实现(英文)

通过对运动估计算法进行优化,提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度,实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合,时钟频率可达到167 MHz,消耗181.7 K逻辑门和13.8 KB存储,相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。SMIC 65 nm工艺下,整个芯片面积为1.74 mm×1.74 mm,工作频率为350 MHz,可以支持实时高清(1080P@60fps)编码。

一种基于FPGA的并行H.264/AVC编码器架构

为了提高视频在高性能压缩效率和实时编码方面的性能,提出一种新型的并行处理架构。采用现场可编程门阵列(FPGA)实现整个H.264编码系统设计,包括帧内和帧间预测、变换编码等全部编码过程。针对FPGA的低频工作特点采用高度流水线设计、双缓存机制以及多时域工作等优化处理模式,设计一种快速的宏块匹配预测架构,将图像分辨率设置成可调参数,在Xilinx公司的Virtex-6芯片上应用该硬件系统。测试结果证明,该IP系统在保持较好压缩性能的基础上720P的帧率可达每秒34帧。

超高清实时H.264/AVC编码系统设计

基于多核处理器的并行计算能力,设计并实现实时超高清分辨率(3 840×2 160)的H.264/AVC视频编码系统。该系统在原始像素输入端实现高效的内存管理,超高清编码器采用帧级、条带级、指令级的并行方案,码流输出端则采用FIFO缓冲器对RTP包的传输速度进行控制。实验结果表明,编码系统能实时对超高清视频源进行并行编码,通过RTP封装格式传输至IP网络,用户可使用视频播放器接收并回放。

基于TMS320C64X平台的H.264/AVC编码器优化实现

针对TMS320C64X系列芯片特点,结合H.264/AVC编码器算法结构,给出了具体的优化实现方案,包括编译器优化、Cache优化、DMA优化及关键代码线性汇编优化。结合实例详细介绍了高效率线性汇编代码的编写方法,本方法能在提高数据吞吐量的同时提高程序并行度。

基于DSP的H.264/AVC编码技术实现

视频处理已迅速成为几乎所有本地和广域通信和电信网络不可或缺的功能。TI的单核和多核器件和片上系统(SoC)及其许多辅助元件已进行了优化,不仅可解决普及的视频处理功能所出现的新设计难题,而且支持现有网络要求。基于此,本文采用TI公司的TMS320C6678实现基于H.264/AVC的视频编解码技术测试。

H.264/AVC帧间宏块编码模式选择的VLSI设计

对比分析了高复杂度(RDO_on)和低复杂度(RDO_off)帧间宏块编码模式选择的硬件实现代价,给出了H.264/AVC编码器系统芯片的低复杂度帧间宏块编码模式选择的VLSI设计;并在Altera DE2开发板上进行了FPGA验证。

H.264/AVC视频编码标准的技术特点及应用分析

H.264／AVC是ITU-T视频编码专家组和ISO／IEC运动图像专家组(MPEG)共同开发出来的最新视频编码标准,它具备许多新的技术特点,如:多模式运动预测、柔性宏块排序、整数变换、一致性变字长编码、内容自适应二进制算术编码、分层编码、错误约束机制、错误掩盖技术及高效的比特流切换技术等等。本文在阐述该标准系统层结构的基础上,分析其主要技术特点及H.264／AVC VBR码流特性,阐述该标准在IP网络及无线网络中的应用情况。

基于编码模式的H.264/AVC视频信息隐藏算法

本文提出一种基于编码模式的H.264/AVC信息隐藏方法,通过调制某些宏块的编码模式,分别在I帧、P帧和B帧中嵌入隐秘信息。对帧内4×4预测模式的宏块,是通过调整宏块中某个4×4块的编码模式嵌入隐秘信息;对P帧和B帧其它类型的宏块,则是通过调整宏块的编码模式嵌入隐秘信息,模式调整后对宏块做了优化处理。在模式调制过程中引入率失真代价,取得了较好的率失真平衡,减小了隐秘信息嵌入后对视频质量和视频码流的影响。该算法可以实现隐秘信息的快速提取,满足视频实时处理的要求,实验仿真结果证明了该算法的有效性。

H.264/AVC帧间多种块模式的编码性能分析与研究

H.264/AVC是最新的国际视频标准,与其它视频编码标准相比,其在编码效率方面有强大的优势:在相同的重建图像质量下,H.264/AVC比MPEG-2H.263++和MPEG-4的第2部分分别节约64.46%、、48.80%和38.62%的码率。但H.264/AVC中编码效率的提高是以增加巨大的运算量为前提的。该文在介绍H.264/AVC中的宏块分块模式、运动估计及模式选择算法的基础上,重点对各种帧间块模式下的运动估计及4×4亮度变换与量化操作进行了分析,然后对各种帧间块模式的组合进行了实验研究,实验结果表明,当帧间只用块模式1～4时,在相同的比特率下客观图像质量亮度分量的PSNR比帧间使用全部块模式时平均降低0.13dB,而编码的时间平均能减少40%左右。

H.264/AVC视频编码器在DM642平台上的实现与优化

文章介绍了H.264视频压缩标准的原理和DM642数字信号处理器的结构,并在该平台上实现了H.264视频编码器。对H.264标准中的几个主要模块进行了理论分析,并结合该数字信号处理器的特点对程序进行了优化,有效降低了整个编码器的运行时间。实验结果表明文章实现的视频编码器在性能和效率方面都达到了良好的效果。

一种改进的H.264/AVC空时编码方案及仿真实现

传统H.264无线视频传输系统误码率较高并且重建图像质量差,针对此问题提出一种改进方案。传输系统采用H.264编码器和多输入多输出(MIMO:Multiple-input Multiple-output)系统级联的模型:基于不等差错保护思想,在信源端依照优先级顺序将H.264码流分为两部分,利用空时预编码技术的分集优势提升高优先级码流的传输可靠性,同时不改变低优先级码流的误码率,提高了无线传输系统整体性能。仿真结果表明:与传统方案相比,改进方案可以在不提高总发送功率的前提下获得较好的重建图像质量,在低信噪比时,重建图像的平均峰值信噪比可提升近7dB,且检测复杂度适中。

基于CUDA的H.264/AVC视频编码的设计与实现

为了提高编码速率,将视频编码中计算量较大的运动估计和离散余弦变换(DCT)系数计算移植到图像处理器(GPU)上处理.根据H.264/AVC的编码要求和处理器的并行结构,提出了一种并行处理方法,并利用统一计算设备架构(CUDA)的计算平台,实现了H.264/AVC中的运动估计和DCT变换系数的计算.实验表明:在GPU上采用并行计算方法可较大程度地提高视频编码速度.

基于频域特征的H.264/AVC帧内编码模式快速预测

为降低H.264/AVC帧内预测计算复杂度,提出了基于频域特征的快速帧内编码模式预测算法.首先,对要编码的4×4块进行DCT变换,得到少数的几个DCT系数.然后,通过这几个系数计算块的特征方向和方差.最后,根据特征方向和方差计算最可能的几种预测模式.实验验证了该算法在不牺牲图像质量和压缩效率的基础上将帧内预测的计算复杂度平均降低了67.5%.

基于H.264/AVC的帧间编码快速算法

为了减少H.264帧间模式判决的复杂度,提高编码速度,提出了一种帧间模式选择快速算法.该算法对所有编码模式进行综合分析,利用当前宏块的绝对差值以及率失真值对所有编码模式进行三级分裂,在一定误差范围内能够快速寻找最佳编码模式,加快模式判决过程.通过基于H.264/AVC测试模型JM86的仿真实验表明,在保持图像质量和码率基本不变的情况下,该算法可以有效提高编码速度.

H.264/AVC先进视频编码研究

为了取得更高的图像压缩性能和更多的实用功能,ISO/IEC MPEG(运动图像专家组)和ITU-TVCEG(视频编码专家组)共同制订了一套新的视频编码标准H.264/AVC。介绍了H.264/AVC图像编解码系统的实现过程,对其采用的新技术进行了描述,最后将其与H.263和MPEG-4标准进行了性能对比。

一种H.264/AVC视频编码并行算法

针对H.264/AVC视频编码串行算法编解码耗时长的问题,提出一种新的基于动态调度的H.264/AVC视频编码并行算法。以画面组为并行编码单元,各个并行计算单元之间采用全局通信模式,即Master-Worker模式进行互相通信,可降低并行编码的通信成本。实验结果验证了该算法在H.264/AVC视频编码应用中的优越性,能够保证视频的质量,且具有较高的编码加速比。