一种基于视频编码标准H.264的智能视频监控技术

提出并实现了一种基于H.264视频编码标准的智能视频监控系统。该系统引入一种新的运动检测方法,通过对监控图像的运动矢量及运动补偿后的残差能量进行综合分析,提出了对可疑场景的确认和报警方案,能够有效克服光线变化、背景局部轻微摆动及摄像头轻微抖动带来的影响,具有良好的灵敏度和鲁棒性。

基于视频压缩标准H.264的视频加密算法

提出一种混沌的视频加密算法,该算法利用混沌函数产生加密序列,根据视频压缩标准H.264的原理和特点,先对离散余弦进行变换,并将量化后的矩阵块作空间置乱和数值扩散,再对熵编码后的二进制序列进一步加密处理,解决了视频信息传输的加密问题.并在H.264参考软件JM12.4上实现了混沌的视频加密算法.

基于H.264的视频传输差错控制技术研究

随着人类社会的信息化,多媒体应用已经渗透到人们生活的各个领域。多媒体传输过程中,误码的产生、数据的丢失总是难以避免的,而且极易发生扩散,从而导致视频品质严重下降。介绍了H.264/AVC标准的编解码技术特点,分析讨论了H.264网络传输机制,并且重点对视频压缩码的差错控制技术进行研究。

基于CUDA的H.264/AVC视频编码的设计与实现

为了提高编码速率,将视频编码中计算量较大的运动估计和离散余弦变换(DCT)系数计算移植到图像处理器(GPU)上处理.根据H.264/AVC的编码要求和处理器的并行结构,提出了一种并行处理方法,并利用统一计算设备架构(CUDA)的计算平台,实现了H.264/AVC中的运动估计和DCT变换系数的计算.实验表明:在GPU上采用并行计算方法可较大程度地提高视频编码速度.

基于H.264视频编码的自适应去块滤波系统

介绍了H.264视频编码标准中的自适应去块滤波系统,分析了该系统原理及其相对于以往去块效应滤波系统的改进。并通过仿真试验验证了在提高图像质量和降低视频流码率上有较好的效果。

一种适用于H.264的分数像素快速运动估计算法

新的视频标准H.264为了获得更精确的运动向量和更高的压缩比,引入了分数像素运动补偿技术,但同时也增加了运动补偿过程的复杂度。为了克服这一局限,充分利用搜索点失真度随着与全局最小点之间距离的增加而增大的特点,以及运动向量具有中心偏置的特性提出了一种新的快速分数像素运动估计算法。实验表明:该算法在保持图像质量和码率基本不变的情况下大大减少了搜索点的数目,提高了分数像素运动估计的速度,有效地减少了其复杂度。

H.264/AVC帧间预测模式的快速分类方法

H.264/AVC采用RDO技术进行帧间模式选择,提高了编码效率,但增加了计算复杂度。该文提出了快速分类算法,利用相邻宏块率失真特征以及预测模式之间的时空相关性,缩小了模式选择的范围,降低了帧间预测的复杂度。结果表明,该方法可减少25%-46%的序列编码时间,保持了H.264/AVC的编码性能与视觉效果。

基于空间相关性的H.264误码检测算法

针对3G无线网络传输过程中引入的符合码流语义的内容误码,提出一种基于压缩域与像素域空间相关性的H.264误码检测算法。该算法利用压缩域DC系数空间相关性和像素域重建像素空间相关性来检测宏块是否存在误码。实验结果表明,在不同误码率和不同序列的情况下,采用该算法的解码器可有效检测误码,提高重建图像的质量。

基于H.264的1/4像素精度的快速搜索算法

新的视频标准H.264为了获得更精确的运动向量和更高的压缩比,引入了分数像素运动补偿技术,但同时也增加了运动补偿过程的复杂度。为了克服这一局限,根据相邻分数像素点之间高度相关的运动估计匹配误差和运动矢量方向,以及运动向量具有中心偏置的特性提出了一种新的1/4像素精度快速搜索算法(QAF-SA)。实验表明:该算法在保持图像质量和码率基本不变的情况下大大减少了搜索点的数目,有效地提高了分数像素运动估计的速度。

基于H．264高清晰手术直播系统的设计与实现

针对外科手术直播中视频清晰度高、音视频实时同步的要求,本文设计实现了一套手术直播系统。该系统以H.264视频编解码标准为基础,建立了能同时对多路音视频进行高清编码传输的手术音视频控制整合单元。在实际的应用中,该系统表现出细节再现逼真、色彩还原能力强、图像延迟低、网络带宽占用低和数据易于存储维护等特点。本系统还支持异地远程视频直播和点播,在医院手术教学、远程会诊、学术会议等领域具有独特的应用优势。

H.264硬件解码核的FPGA实现

针对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化。详细介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化。该算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点。

H.264变换编码与量化原理分析

详细分析了 H .2 64视频编码标准中的整数变换和量化过程。 H .2 64采用 4× 4整数变换 ,并将尺度调整融合在量化过程中 ,降低变换算法复杂度和减少乘法次数 。

基于FPGA的H.264解码核的实现

对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.本算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点.

基于FPGA的H.264帧内预测实现和优化

在使用硬件电路进行H.264编码时,为提高帧内预测运算速度,减少硬件电路面积,提出一种基于现场可编程门阵列(FPGA)的H.264帧内预测硬件电路的实现和优化解决方案。利用FPGA的并行处理能力和同模式下帧内预测数据冗余对硬件电路进行优化。使用Verilog语言进行模块设计,仿真平台为Modelsim,在Altera CycloneII EP2C20F484C上的实现,验证了该硬件电路结构的高效性及实用性。

基于多分辨率的H.264多参考帧运动估计算法

提出一种基于多分辨率的H.264多参考帧运动估计算法,通过引入多分辨率的思想,迅速得到第1个参考帧的运动矢量,利用该运动矢量和已建立的临时矢量映射表预测其余参考帧的运动矢量,无须对多参考帧中的每一帧都进行同等复杂度的运动搜索。在x264编码平台下的实验结果表明,该算法在保持H.264编码器编码性能的同时,可显著提高编码器的编码速度。

基于统计特性的H.264/AVC帧间快速模式判决算法

鉴于H.264宏块的可变尺寸划分模式虽提高了编码效率,但也加大了计算复杂度.针对降低编码复杂度的问题,提出了一种基于统计特性的帧间模式选择快速算法.该算法利用最佳模式分布规律和率失真值的统计特性,通过比较适当的阈值提前中止策略以减少不必要的计算量.通过实验表明:该算法平均减少总编码时间30%左右,而且性能损失控制在可以忽略的范围之内.

一种H.264的帧间宏块模式选择算法

H.264视频编码标准采用多种块模式运动估计,可以有效减少块匹配预测误差;但随着模式选择的增多,算法计算量成倍增加。对H.264的帧间宏块编码模式的选择进行了统计分析,在此基础上,提出了一种根据前一帧搜索结果判断小块模式搜索中途停止(Halfway-Stop)算法。实验表明,本算法能在获得与全搜索算法相当的图像质量、信噪比和比特率的情况下,大大降低多种块模式运动估计算法的复杂度。

一种新的基于H.264/AVC的可逆鲁棒隐写方法

提出了一种新的基于H. 264/AVC的可逆鲁棒视频隐写方法。该方法首先利用(t,n)门限秘密共享技术将需要嵌入的秘密信息用多项式分发获得子秘密,再利用BCH码对子秘密进行编码;然后通过H. 264的预测模式选择嵌入位置;最后将编码后的子秘密嵌入到视频的各个帧中。提取时,利用视频中t个编码后的子秘密恢复秘密信息。实验结果标明,该方法在提取秘密信息时能完全恢复原视频,具有较强的比特错、帧错鲁棒性,在随机丢帧率小于等于15%的情况下能完全恢复秘密信息,能效控制帧内失真漂移,视觉效果良好。

H.264技术优势及其在H.323系统中的应用

论述H.264视频编解码标准和技术优势,并对其在H.323系统中的实现进行。

RATE CONTROL ALGORITHM FOR H.264 VIDEO ENCODER

This letter proposes a rate control algorithm for H.264 video encoder, which is based on block activity and buffer state. Experimental results indicate that it has an excellent performance by providing much accurate bit rate and better coding efficiency compared with H.264. The computational complexity of the algorithm is reduced by adopting a novel block activity description method using the Sum of Absolute Difference (SAD) of 16× 16 mode, and its robustness is enhanced by introducing a feedback circuit at frame layer.