HardCopy Ⅱ系列结构化ASIC设计思路及应用

半导体工艺的快速进展使ASIC设计中高额的NRE和严峻的TTM要求成为急需解决的难题.如何提高ASIC设计的快捷性和灵活性成为业界关注的热点之一.基于对结构化ASIC的结构特点和发展态势分析,剖析了Altera公司的HardCopy Ⅱ系列结构化ASIC的架构特色、设计思路和前后端设计特点,结合在SOPC等方面的应用分析了HardCopy Ⅱ结构化ASIC的领域拓展和市场前景.

基于HardCopy技术的雷达阵面控制芯片的设计

目前,气象雷达开始运用相控阵体质,需要24小时开机,所以对控制系统可靠性要求高,同时相控阵雷达控制系统功能复杂,需要专用芯片进行控制。为了达到控制高效、低成本和小型化的目标,在此介绍一种基于HardCopy技术的控制芯片的设计方案。该设计的原型芯片可用于控制系统实际应用中,可大大缩减芯片成本,提高系统运行速度。

借力HardCopy兼得鱼和熊掌--记Altera~结构化ASIC HardCopy~解决方案

本文以Altera公司结构化ASIC解决方案HardCopy为例,对结构化ASIC的市场和发展趋势进行了分析,同时对结构化ASIC的技术、设计流程和优势进行了详细的分析。

关于HardCopy器件问答

HardCopy、FPGA、ASIC器件具有很多相同的特性,又各具不同点,读者对FPGA、ASIC都比较了解,对新型的HardCopy器件可能会有些问题不太清楚,为此,我刊记者与Altera公司的技术专家就读者普遍关心的HardCopy器件问题进行了交流。

HardCopy Stratix瞄准更大的ASIC市场

ASIC工业正面临着越来越严重的压力：市场越来越不明朗，造成复杂性增加，开发周期变长．费用增加．另外．随着制程不断变小．又给ASIC带来许多物理上的困难。Altera公司的HardCopy解决方案正是针对这一问题的全新解决方案。

HardCopy器件应世而生

2001年10月11日,Altera公司推出了HardCopy器件计划,该计划为高密度可编程逻辑器件(PLD)向低成本大批量生产的迁移提供了一条无缝便利的迁移途径.利用HardCopy器件解决方案,系统架构设计师和设计工程师不仅可以充分利用Altera强劲PLD的功能、灵活性和产品上市时间等诸多优势,而且能继续推进低成本大批量生产的步伐,避免与ASIC转换相关的财务风险和漫长开发周期.

基于EDA技术的多功能数字时钟的ASIC设计

采用EDA技术设计了一个在FPGA芯片上实现的数字时钟,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时。数字时钟的输入设备是一个4×4的编码键盘,输出设备是用于显示的15个七段数码管、若干LED指示灯及蜂鸣器,数字时钟的内部功能模块可以分为三个部分:综合计时电路、显示控制电路、调整控制电路。其中综合计时电路用于完成各种计时功能,显示控制电路用于完成计时结果的显示,调整控制电路用于调整计时系统的有关参数。

28nm FPGA实现高带宽、低功耗和低成本

高端系统如通信、广播、军事、计算机存储等,对带宽的要求越来越高,人们希望在不改变引脚的情况下,以相同甚至更低的功耗来实现更大的带宽,而成本要求越低越好，至少在目前，摩尔定律还是能够推动和支持这一需求的方法。不久前，Altera正式发布了他们的下一代28nm Stratix V FPGA，这也是目前拥有最高带宽的FPGA。

Altera:28nm FPGA上的创新技术超越摩尔定律

Altera公司在即将推出的采用先进28nm工艺制程的FPGA中采用创新技术，集成嵌入式HardCopy模块；部分重新配置新方法以及嵌入28Gbps收发器，这些创新技术大大超越了摩尔定律本身所带来的益处，极大的提高下一代Altera FPGA的密度和I／O性能，并进一步巩固相对十ASICSNASSP的竞争优势。