基于SOPC技术的HDB3编码器的建模与设计

HDB3是目前基带传输的主流码型之一,该设计基于SOPC技术构建了HDB3编码器的设计模型,并采用VHDL对该编码器进行了描述和技术设计,经专用功能平台仿真,验证了编码功能和技术实现的正确性。

基于DSP Builder的HDB3编码器设计

HDB3码是重要的基带传输码型之一。HDB3编码器可以用专用的DSP芯片或PLD器件(FPGA或CPLD)完成设计,且用VHDL语言设计较多。本文给出了一种新的基于DSP Builder的HDB3编码器设计方案。该编码器设计结果可以单独做为一个编码系统在硬件中实现,也可以做为其他设计的子模块被调用。同时,在Altera的NiosⅡ嵌入式系统设计中也可以做为一个编码接口元件被使用。文章最后,通过simulink和QuartusⅡ的仿真验证了该设计功能的正确性。

HDB_3编码器ASIC的设计

在数字通信领域中,HDB3码是一种非常适合在基带信号传输系统中传输的码型,并保持了AMI的优点。为了满足用户的需求,提高通信系统工作稳定性,HDB3编码器专用集成电路(ASIC)集成了插"V"、插"B"和"V"码极性纠正模块,通过仿真和硬件验证,它可以有效消除传输信号中的直流成分和很小的低频成分,可以实现基带信号在基带信道中直接传输与提取,同时能很好地提取定时信号。

用可编程逻辑器件快速实现HDB3编码器

文章通过对HDB3编码器的原理分析,提出了一种基于FPGA技术的HDB3编码器的快速实现方法。此方法具有设计简单、成本低、速度快、实时性强等优点。

基于FPGA的HDB3码编码器优化设计与分析

利用四进程和结构化设计两种不同的VHDL程序设计方法,对HDB3编码器进行了设计、实现和功能分析。设计的两种编码器在QuartusⅡ7.2中进行了功能分析,并且下载到EP2C5T144C6中实现了HDB3编码转换功能。分析与实验结果表明,所设计的两种HDB3编码器,具有好的编码功能。其中,结构化设计的HDB3编码器对FPGA逻辑单元、寄存器的占用分别减少了18.5%和14.8%,具有较好的资源利用特性。

基于SYSTEMVIEW的HDB3码编码器实验设计

HDB3码是一种应用广泛的线路传输码。作者根据HDB3码的编码规则设计了硬件编码器,并在SYSTEMVIEW仿真软件平台上构建了仿真实验系统。仿真结果表明,设计正确,电路实现较为简便。可用于通信原理教学的课堂演示和设计性实验。

具有在线修复能力的强容错三模冗余系统设计及实验研究

为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件备份法设计,故障发生时可通过备件切换法快速自修复,模块中每个故障组件均可通过进化进行修复;并通过异构冗余降低2个以上模块同时故障的概率.以具有片内三模冗余的三阶高密度双极性(HDB3)编码器系统设计为例,对系统结构和各种容错修复机制进行了验证,结果表明系统可靠性得到很大提高.

基于VHDL的新型舰用便携式电缆检测装置研究

传统的舰用电缆检测方法单一、繁琐、劳动强度较大以及检测精度较低,针对此问题提出了用硬件描述语言VHDL进行系统设计,并着重介绍了新型舰用便携式电缆检测装置系统组成、软硬件的设计与实现方法以及用HDB3编码器进行电路仿真。实践证明,通过VHDL设计的便携式检测装置的检测精度较高,操作方便,具备一定的推广应用前景。