硬件描述语言Verilog的建模技术

通过对Verilog语言的层次化建模、门级建模、数据流级建模、行为建模、开关级建模等各个抽象层次的研究 ,全面阐述了Verilog的建模方法。对于理解、使用和制订我国的Verilog语言标准会有所帮助。

基于协议芯片的自动化设计通用模型

在IC设计中,HDL以其可移植性好、使用方便等优点几乎完全取代了传统的原理图输入方法,但使用HDL设计芯片也有编码效率低、开发周期长、调试困难等问题,为克服这些困难,提高IC设计的速度和准确率,结合实际项目经历提出一个适用于协议类型芯片的高效通用的自动化设计模型,借助HDL的描述和综合工具来实现,并以SerialATA芯片的链路层为例,说明设计过程。