Nor-Flash技术中HDP CVD制程能力的改善及其工艺稳定性研究

以Nor-Flash平台HDP CVD制程在工艺转移过程中所出现的良率损失(良率指标A,Index-A失效)问题为研究对象,从CVD工艺角度探索解决方案,通过实验设计及结果分析,创新性地提出在高刻蚀沉积比条件下沟槽保形生长的失效模型,并在此基础上有针对性地优化和调整工艺参数。经实验证明,改良后的HDP CVD制程能有效解决Index-A失效问题,满足大生产的需要。

HDP-CVD磷硅玻璃特殊磷掺杂分布的机理研究

研究了HDP-CVD PSG薄膜在栅极周围类似"花朵"状的磷含量分布的机理。实验结果表明,"花朵"状的磷含量分布是HDP-CVD反应腔中Bias RF将栅极间隙顶部的氧化物轰击溅射到间隙底部,掉落在间隙底部拐角处的氧化物再淀积的PSG薄膜中磷含量比其他区域低而形成的。这种"花朵"状的磷含量分布沿着栅极两边间隙底部拐角往上生长,是HDP-CVD PSG薄膜所特有的,它的形成与底部材料以及图形疏密分布无关。

HDP介质淀积引起的等离子充电损伤机制研究

高密度等离子体化学气相淀积(HDP CVD),具有卓越的填孔能力和可靠的电学特性等诸多优点,因此它被广泛应用于超大规模集成电路制造工艺中。本文研究了金属层间介质(IMD)的HDP CVD过程对栅氧化膜的等离子充电损伤。研究表明在HDP淀积结束时的光电导效应使得IMD层(包括FSG和USG)在较短的时间内处于导电状态,较大电流由IMD层流经栅氧化膜,在栅氧化膜中产生缺陷,从而降低了栅氧化膜可靠性。通过对HDP CVD结束后反应腔内气体组分的调节,IMD层的光电导现象得到了一定程度的抑制,等离子充电损伤得到了改善。

浅沟槽隔离填充的工艺优化分析

阐述浅沟槽结构中SiN厚度对填充效果的影响,发现SiN厚度对浅沟槽填充效果存在拐点,并从机理上解释出现拐点的原因,提出有效深宽比的概念,为优化HDP CVD的沉积工艺提供理论依据。

大马士革铜阻挡氮化硅薄膜沉积工艺优化研究

在铜大马士革(Damascene)工艺中,为避免由于铜向FSG中扩散所致电迁移的问题,需要在铜表面沉积一层氮化硅作为隔离铜和随后的介电材料的直接接触,通常人们使用HDP-CVD来沉积该氮化硅层。但针对HDP-CVD沉积速率快和工艺设备成本高等问题,文中研究了一种优化了的PECVD氮化硅沉积工艺来取代HDP-CVD氮化硅工艺。优化主要包含硬件改进和工艺参数调整。硬件改进主要通过引入锥形阴极盘面代替传统的直通形阴极盘面,以实现气体分子的更有效电离。在工艺参数上从RF功率、SiH4流量等方面也有所调整。优化后形成的氮化硅薄膜与HDP-CVD氮化硅薄膜性能非常接近,完全符合大马士革工艺的要求。同时氮化硅薄膜的沉积速率也有明显提高,工艺成本随之降低。

高密度等离子体淀积工艺对颗粒度的影响

高密度等离子体(High Density Plasma,HDP)淀积工艺具有卓越的沟槽填充性能,广泛应用于深亚微米及更先进的集成电路制造的关键工艺环节.由于其淀积与溅射相结合的工艺特点,HDP中颗粒水平直接影响器件量产的良率与可靠性,是HDP工艺中的最大问题.针对集成电路量产工艺中频繁出现的HDP颗粒问题,通过分析HDP淀积颗粒成分,发现其中含有非反应气体成分氟(F)和铝(Al).利用等离子体中的氧离子修复工艺设备的腔室穹顶,降低由于预淀积薄膜黏附不足而造成剥离性颗粒;研发出氧气(O_2)钝化工艺,应用于硅片淀积间隙的腔室原位清洗工艺;通过实验设计,分析和优化O_2钝化的具体工艺条件.研究表明,将优化后的带有O_2钝化的原位清洗工艺方案应用于集成电路实际量产制造,HDP工艺的颗粒水平整体降低50%.

后道互连工艺中钨塞和金属空洞的研究

对金属钨淀积工艺中温度对形貌和电学性质的影响进行研究,通过比较450℃和425℃金属钨化学汽相淀积工艺的差异,发现425℃下淀积的金属钨薄膜的方块电阻和标准偏差都略高于450℃下生长的金属钨薄膜。425℃工艺条件淀积的金属钨的通孔电阻高于450℃W条件下的接触电阻。从FIB结果看,425℃和450℃钨沉积均有发现空洞,450℃工艺条件下沉积的金属钨形成的接触孔空洞比425℃形成的空洞略小。同时研究了金属铝后道互连工艺中的金属空洞问题,发现在SEM照片中看到的金属空洞有些是由于工艺原因造成的,有些只是因为SEM制样造成的。而HDP的温度过高是金属空洞形成的可能性之一。尝试通过电学测量数据对金属空洞进行量化,但从数据可以得出结论利用ET数据对空洞问题进行量化还是比较困难。