小型HDTV码流发生器设计

文中实现以Flash ROM为核心器件的码流发生器。该发生器的功能是将计算机硬盘中的码流文件下装到Flash ROM,然后在脱机的情况下,可无差错地反复输出约12秒的TS流。以验证HDTV信源解码器的性能和进行整机调试。

用于HDTV视频解码器的高性能SDRAM控制器

该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能,该SDRAM控制器可以取代传统的总线+DMA结构,为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水线式的地址和数据路径,配合SDRAM本身流水处理指令的特性,能够无延时地处理各个端口上的存储器访问请求,从而降低了对片上缓存的需求。仿真综合结果表明,该文设计的SDRAM控制器满足HDTV解码的性能要求,且与总线+DMA结构相比,片上缓存容量减少了约70%。

HDTV中均衡器对付带内波动的能力

本文分析了ＨＤＴＶ 信道带内波动的特性和所需的均衡器结构．根据均衡器在实际信道中的使用情况，提出了一种改进结构，既可以提高性能。

HDTV集成解码芯片的一种总线设计

本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输,并将部分HDTV解码同步控制嵌入到总线调度中,使总线数据传输与解码流程相配合,有效地分配和使用总线带宽,在确保满足系统实时处理性能的条件下,尽可能降低系统对总线带宽的需求,减少片内数据缓冲区容量以降低系统硬件开销。

用DDS技术设计HDTV选台电路

首先阐述了直接数字式频率合成(DDS)技术的基本原理,重点介绍了DDS单片集成电路AD9852的特点与功能,并利用它设计实现了一个HDTV选台电路。

数字HDTV信源解码器的研究与实现

实现了以专用芯片组为核心器件的HDTV信源解码器.该解码器可配接不同制式的前端,组成完整的机顶盒方案;可对符合MPEG 2的视频流进行解码并兼容各种模拟电视的接收;可对AC 3或MPEG两种音频解码;提供了一个支持实时操作系统的硬件平台,在该平台上可以实现复杂的数字电视应用程序.该文重点叙述它主要的硬件原理.

HDTV 视频编码器的场景切换

当图象序列的帧与帧之间发生场景切换时，会影响视频编码器的编码质量．为提高高清晰度电视（ＨＤＴＶ）的视频编码器的编码质量，针对其采用的国际标准ＭＰＥＧ－２中ＧＯＰ的结构，提出按场景切换对齐的一种新的ＧＯＰ格式．软件模拟结果显示，ＭＳＥ值明显缩小，ＳＮＲ提高了３ｄＢ，效果较好．

地面数字HDTV的频率规划和信道编码

本文研究地面数字ＨＤＴＶ的频率规划，提出ＨＤＴＶ服务面积的一种近似计算方法。阐述ＨＤＴＶ两种传输方案中必须解决的关键技术，提出了ＨＤＴＶ应用的级连码设计原则。探讨ＨＤＴＶ的系统结构，对发展我国数字ＨＤＴＶ提出参考意见。

HDTV解码器同步系统研究

本文讨论了在HDTV信源解码器系统中视频缓冲器的管理，深入研究了HDTV解码器中的同步系统的解决方案，在我国HDTV信源解码样机中用FPGA实现取得了较满意的效果．为设计我国具有知识产权的HDTV及HDTV的ASIC设计提供了重要的参考．

HDTV亮度信号二维频谱分析

在ＭＰＥＧ－２中已制定了有关ＨＤＴＶ的国际标准，世界上已经研制出不少ＨＤＴＶ产品，但对于ＨＤＴＶ亮度信号的二维频谱分析的研究不多，因此推导出ＨＤＴＶ亮度信号二维频谱及二维幅频特性的数学模型及二维谱图形。

HDTV图像清晰度测试

分析了HDTV图像清晰度的空间域和时间城表征，设计了HDTV图像全方向清晰度测试图，其数学模型建立于极坐标系，并按数学方程，用计算机精确生成了符合我国HDTV系统暂定参数的HDTV图像清晰度测试卡.

HDTV亮度信号三维频谱分析

在ＭＰＥＧ－２中已制定了ＨＤＴＶ图像的国际标准，工业发达国家正在研制ＨＤＴＶ产品。但对于 ＨＤＴＶ信号的三维频谱分析尚未见学者考虑。本文在对ＨＤＴＶ亮度二维频谱分析的基础上，推导出ＨＤＴＶ亮度信号三维频谱特性并对其进行了数学建模。

基于HDTV系统的串行级联译码器设计与实现

通过对串行级联码编译码原理的研究分析,结合串行级联码在通信系统中的纠错性能仿真,从硬件实现的角度,提出了串行级联编译码器的总体实现方案。最后基于FPGA电路实现了串行级联的译码,并通过了可编程器件的验证,同时给出了在Quartus环境下的仿真波形。

HDTV视频解码器输入缓存及系统控制单元的研究

介绍了高清晰度电视（ＨＤＴＶ）视频解码器输入缓存及系统控制部分的设计与实现，其中包括视频输入缓存器，音频视频同步控制及显示缓存控制等部分。系统采用现场可编程门阵列（ＦＰＧＡ）实现。目前已经研制成功，对我国发展ＨＤＴＶ专用芯片设计具有重要的意义。

HDTV中8-VSB调制技术

美国大联盟（GrandAlliance）的多电平残留边带调制（8－VSB）传输系统吸取了几种全数字高清晰度电视（HDTV）制式的优点，采用了当今视听领域中的一系列最新成果，是第三代电视系统的典范。介绍了采用滤波相位补偿法原理，实现对称滚降8－VSB调制器的硬件方案。

HDTV运动序列测试图的计算机生成

ＨＤＴＶ运动序列测试图的计算机生成李桂苓，周志河，李梅杉，王樾（天津大学天津３０００７２）ＩＨＤＴＶ运动序列测试图计算机生成原理图像运动源于物体运动、摄像机操作或视频特技效果。为测试ＨＤＴＶ系统性能，本文提出并用计算机生成了多种运动序列测试图。运动序...

基于水平条状分割的HDTV视频编码器的设计与实现

阐述了实现 MPEG- 2 MP@HL压缩标准的 HDTV视频编码器的一种基于水平条状分割的系统实施方案 ,讨论了其子图处理单元包括子图划分、压缩子码流合成模块和子图压缩码率分配策略的实现流程 ,对子图划分模块从原理设计到具体实现都进行了分析 ,并在码率控制 Test Mod-el 5 ( TM5 )算法的基础上对关键的子图码率分配策略进行了设计 .实验数据表明 ,在保证图像一致性的前提下减少了边界效应 .

HDTV中分层结构的均衡器的设计

针对 Ｈ Ｄ Ｔ Ｖ 中均衡器硬件规模过于庞大的问题，提出了删除抽头的和分层结构的均衡器设计。这两种思想都可以大幅度压缩均衡器的硬件规模，分层结构还可以解决准自适应均衡器收敛速度较慢的问题；

数字HDTV地面广播传输方法──第三讲Reed－Solomon码

ＲＳ码是数字高清晰度电视中普遍采用的前向纠错码。本文简述ＲＳ码的结构、编译码算法和纠错性能。同时介绍可充分发挥纠错编码能力的数据交织技术。

HDTV视频同步与消隐时序控制信号的CPLD设计

ATSCHDTV视频输出采用了SMPTE的相应标准.将像素计数与行计数相结合,采用统计行分类编码的算法对SMPTE274M、SMPTE296M、SMPTE293M和SMPTE295M标准的同步与消隐时序控制信号进行了多平台的仿真分析,并在ALTERA公司的EPM7128上最终实现了本设计.