HDTV系统音视频显示时间标签同步生成和自适应交织策略

分析了 MPEG- 2系统中音视频数据的解码时序 ,以及理想解码器中的音视频同步原理 ,结合 HDTV系统复用器的设计 ,提出了音视频 PTS同步生成和基于具有相近 PTS值的音视频访问单元在码流中相对位置的自适应交织策略 .实验结果表明 ,该策略解决了码流速率高 ,特别是音频码率相对于视频码率较低时出现的音视频不同步和解码器缓冲区上溢或下溢问题 。

HDTV视频编码器的动态图像组结构和码率分配策略

基于子图划分的高清晰度电视（ＨＤＴＶ）视频编码器，先将１ ９２０×１ １５２ 的ＨＤＴＶ画面划分成６ 个１ ９２０×１９２ 的水平条状子画面，由６ 个子编码器并行编码，最后将６ 路码流合成为ＨＤＴＶ码流．文中以场景切换检测为依据，进行动态图像组（ＧＯＰ）结构调整，以Ｉ帧场景复杂度为依据进行码率分配．实验表明，该策略能很好地保证子图重建质量和ＨＤＴＶ各子图之间主观重建质量的一致性，清除可能出现的子图划分效应．

HDTV视频同步与消隐时序控制信号的CPLD设计

ATSCHDTV视频输出采用了SMPTE的相应标准.将像素计数与行计数相结合,采用统计行分类编码的算法对SMPTE274M、SMPTE296M、SMPTE293M和SMPTE295M标准的同步与消隐时序控制信号进行了多平台的仿真分析,并在ALTERA公司的EPM7128上最终实现了本设计.

小型HDTV码流发生器设计

文中实现以Flash ROM为核心器件的码流发生器。该发生器的功能是将计算机硬盘中的码流文件下装到Flash ROM,然后在脱机的情况下,可无差错地反复输出约12秒的TS流。以验证HDTV信源解码器的性能和进行整机调试。

HDTV视频编码器的并行处理结构

介绍了基于单指令多数据（ＳＩＭＤ）阵列处理机系统的１ ９２０×１ １５２ 格式高清晰度电视（ＨＤＴＶ）视频编码器的实现方法：先将１ ９２０×１ １５２ 的ＨＤＴＶ画面划分成６ 个１ ９２０×１９２ 的水平条状子画面，由６ 个子编码器并行编码，最后将６路码流合成为ＨＤＴＶ码流．为较彻底地解决边界效应问题，给出了子图像重建质量的均衡策略：（１） 过界运动估计／运动补偿策略；（２） 码率分配策略．

HDTV 视频编码器的场景切换

当图象序列的帧与帧之间发生场景切换时，会影响视频编码器的编码质量．为提高高清晰度电视（ＨＤＴＶ）的视频编码器的编码质量，针对其采用的国际标准ＭＰＥＧ－２中ＧＯＰ的结构，提出按场景切换对齐的一种新的ＧＯＰ格式．软件模拟结果显示，ＭＳＥ值明显缩小，ＳＮＲ提高了３ｄＢ，效果较好．

HDTV音频解码系统算法优化及实现

Dolby AC-3是杜比实验室的第三代感知音频编解码系统,将心理声学模型溶入其中,大大地提高了编解码性能.本文介绍了Dolby AC-3音频标准解码算法的基本原理,并通过C程序实现该解码算法.详细推导了用两个N/4点的DCT-II来实现N点的改进离散余弦反变换(IMDCT)解码单元的优化算法,将此AC-3解码算法进行仿真试验,对仿真结果进行主客观评价.评价结果显示解码速度得到提高,为AC-3解码器的实时实现奠定了基础.

HDTV用CPT校正透镜曲面的计算方法

给出了校正透镜曲面的计算机辅助设计方法 ,综合考虑了曝光台各种因素对校正透镜曲面的影响 ,用高精度的测量仪器对初始透镜的几何尺寸及试验管的着屏误差进行测量 ;提出了正反设计方法 ,采用快速、高精度的算法及大量样点计算校正透镜的曲面 .经过试验样管检测 ,设计出的校正透镜能适应 HDTV用 CPT的生产要求 .

HDTV中立体声转化为5.1声道环绕声的实现

介绍了高清电视制作的全过程都采用立体声录制和剪辑,在播出时采用环绕声场合成器或多用途视音频处理器实现立体声向5.1声道环绕声的转换,指出高清电视前期拍摄立体声传声器的选择、立体声传声器的摆放、现场的立体声监听、立体声录音电平的调节、立体声的剪辑和加工是实现5.1声道环绕声转换的保证,使用环绕声处理器是实现5.1声道环绕声的捷径。

美国“大联盟”HDTV传输系统方案

本文讨论了美国最新推出的“大联盟”（ＧｒａｎｄＡｌｌｉａｎｃｅ）ＨＤＴＶ传输系统方案，并就其主要特点与以前的四种美国全数字ＨＤＴＶ方案进行了比较。

基于子带分解的 HDTV 视频分级编码器

研究了能与标准数字电视（ＳＤＴＶ）兼容的ＨＤＴＶ分级编码系统，提出了一个基于子带分解的ＨＤＴＶ视频分级编码器方案，并将该方案与现有方案的优缺点进行了分析和比较．软件仿真结果显示，在相同码率下该方案的压缩性能接近不分级方案，同时还具有结构简单、易于实现等优点．

用于HDTV的运动估计模块设计与实现

针对“高清晰度电视功能样机”信源编码的要求，采用了专用芯片与ＦＰＧＡ逻辑控制相结合的方法进行相应的运动估计硬件设计，对其中的部分电路进行了特别设计，如估计阵列、估计数据的供给电路、宏块缓冲ＦＩＦＯ、Ｙ和ＵＶ信号的格式转换及重排序等，并完成了其硬件实现．调试结果表明，电路可完成所要求的功能，达到设计目标．

HDTV视频解码器中系统控制的分析与实现

系统控制单元是数字高清晰度电视（ＨＤＴＶ）视频解码器中的重要组成部分．本文详细分析了为实现高性能的系统控制功能所采用的一系列先进技术，包括拆包处理、码率缓存器管理、音视频同步和视频显示缓存控制等．最后，给出了一套完整的硬件实现方案及其相应的调试、验证方法．

HDTV接收芯片中基于IP的均衡器的设计

提出了一种缩短设计周期、减小设计规模的HDTV接收芯片中均衡器的设计法。这种方法受到SoC 中IP 技术的启发,现已应用到芯片设计中。

HDTV用户电视显示终端的选择

简单介绍了目前HDTV的发展情况，并结合当前普遍采用的“机顶盒＋电视机”这种方式收看数字电视节目的现状，就用户收看HDTV时，如何选择电视显示终端的问题，总结了相应的方法。

TM S320C80 DSP在HDTV信源解码器中的应用

本文讨论了采用ＴＭＳ３２０Ｃ８０ 构成高清晰度电视信源解码器的解复用器和视频显示缓存器的原理、性能及实现与信源解码器的调试和部分测试功能的原理与实现。该单元电路符合ＭＰＥＧ－２ 系统标准（ＩＳＯ／ＩＥＣ１３８１８－１）和视频标准（ＩＳＯ／ＩＥＣ１３８１８－２）

新型HDTV码流发生器的设计与实现

为使码流发生器播放尽可能多的静止测试卡图像,研究确定了循环播放无闪烁条件下的最小码流长度.试验发现,在包含I、P和B帧图像情况下,最小长度为1MB,在16MBFlashRoom上可存储16幅图像.仅包含I和P帧图像时,最小长度为256kB,可存储64幅图像.新型码流发生器适用于生产线上调试显示器和信源解码设备.

基于DSP的HDTV实时码流合成器实现

论述了MPEG2码流系统级的语法以及码流合成应作的语法处理。介绍了采用DSP为核心 ,配合EPLD通过软件实现的实时码流合成器设计 ,并给出了实现框图。采用高可靠性设计 ,成功地实现了国内第一个实时条状码流合成器。经过现场实际应用证明 ,其具有很高的可靠性和灵活性。

HDTV图像数据结构变换的数学模型与电路实现

本文将介绍一种适用于 MPEG- 2标准 MP@H- 144 0级数字 HDTV图像的数据结构变换数学模型及电路的实现方法 .

HDTV音频解码综合滤波器组算法优化及FPGA实现

在HDTV音频(AC-3,MPEG-2)解码中均采用了综合滤波器组(IMDCT)实现时频变换,它们的共同点是其长度N是4的整数倍,而且其结构具有很好的对称性。本文推导出了用两个N/4点的DCT-Ⅱ来实现N点的IMDCT的优化算法。该优化算法可以得出MDCT和IMDCT拥有共同的转换核,使得MDCT和IMDCT可以共用一个统一的结构,节省了硬件开销。可以有效的应用于MDCT和IMDCT的并行VLSI结构。本文以AC-3标准为例,在FPGA上实现了其256点IMDCT单元,结果表明该算法减少了运算次数,降低了复杂度,提高了运算速度。