一种基于HXDSP2441的网卡驱动实现方法

研究了RISCV架构HXDSP2441系列芯片的网卡设备通信流程。为满足嵌入式操作系统开发的需求,提出了一种基于HXDSP2441芯片的网卡驱动程序的实现方法,依据C910核的HXDSP2441芯片,对该芯片的网络通信方法进行设计,并通过实验验证该方法的可行性。

基于HXDSP JESD204B的高速数据采集系统设计

在航天航空、工业仪器仪表、矿物勘探等各个领域,对关键数据的高速采集和后续的处理都相当重要,JESD204B协议是目前通用的高速ADC/DAC标准串行通信协议。本文设计了一种基于JESD204B协议的高速数据采集系统,系统基于国产DSP芯片HX1041和GAD14D1GEE型AD转换器构建了一个高速数据采集平台,实验表明该平台可以实现数据的采集与实时处理。

HXDSP上IDCT变换的数据压缩式向量化设计及实现

二维离散余弦逆变换(inverse discrete cosine transform,IDCT)是视频解码算法的核心模块之一,也是视频解码算法中运算量和耗时最多的部分,因此提高解码速度的重点在于如何提高IDCT的运算速度。文章基于魂芯数字信号处理器(HXDSP)平台,结合openHEVC中的IDCT算法,设计并实现了一种数据压缩式向量法,该方法利用HXDSP的现有硬件资源构建向量处理器,并将2个相邻的运算数据压缩至寄存器的高位和低位同时参与计算,在硬件资源和周期不变的情况下,数据运算量提高了50%。测试结果表明该算法的运算速度达到了HXDSP的计算峰值32 GMACS,为openHEVC解码器的DSP优化提供了重要的参考。

HXDSP异构计算框架的设计与优化

由于CPU在处理海量数据时所面临的性能瓶颈,使得基于异构系统的异构并行计算成为并行计算领域的研究热点之一.HXDSP是中国电子科技集团第三十八所自主研制的DSP芯片,能满足多种高性能计算领域的需求.为了充分发挥HXDSP的计算能力以及多HXDSP设备并行计算的能力,本文设计了基于OpenCL的HXDSP异构计算框架.本文根据计算任务的特性设计了不同的OpenCL设备映射方式,使得HXDSP异构计算框架能适应不同的应用场景,充分利用HXDSP的计算资源并节省能耗.本文在HXDSP异构计算框架设计完成的基础上针对HXDSP异构计算应用程序进行优化,包括数据传输优化和数据访问优化.最后本文通过实验分析了HXDSP异构计算框架的程序性能,验证了HXDSP异构计算框架的可行性以及有效性.

基于HXDSP的OpenCL运行时任务调度

OpenCL是一种开源免费的异构计算框架,被各类架构处理器广泛采用.HXDSP是中国电子科技集团公司第38研究所自主研发的国产高性能DSP芯片.为了解决HXDSP异构计算平台调度困难和硬件利用不充分,本文针对OpenCL运行时任务调度系统展开研究,设计了OpenCL运行时期间的任务图自动化提取方法,并结合HXDSP硬件特性和OpenCL执行模型特性对经典的静态调度算法HEFT进行改进,提出了一种异构双粒度最早完成时间优先调度算法HDGEFT,并在HXDSP异构计算平台上设计实验验证算法.实验结果表明经过特殊设计的调度算法在执行效率上有明显优势.

基于HXDSP1042的JPEG压缩算法实现及优化

为满足合成孔径雷达(Synthetic Aperture Radar,SAR)系统对SAR原始灰度图处理的实时性要求,在分析了JPEG编码原理和双核HXDSP1042硬件架构的基础上,提出了一种基于HXDSP1042的JPEG压缩算法实现及优化方法。该方法运用HXDPS1042的双核资源及并行汇编指令来实现和优化JPEG压缩算法。实验结果表明,该方法在SAR灰度图大小为512×512及1024×1024时,双核HXDSP1042优化实现的JPEG压缩算法运算时间分别仅为17.36 ms和52.76 ms,有效地缩减了JPEG压缩算法的运行时间,满足合成孔径雷达系统的实时性要求。

HXDSP平台上矩阵乘法的实现与性能分析

在向量处理器上进行矩阵运算时硬件资源利用率与数据处理能力较低。为此,基于魂芯数字信号处理器(HXDSP)平台,结合高效视频编码(HEVC)标准中的离散余弦变换算法,采用数据压缩式向量法实现矩阵乘法,以发挥向量处理器的硬件资源。实验结果表明,该方法可达到HXDSP的定点乘累加运算能力峰值32 GMACs,数据处理能力可达2 GPixel/s,满足HEVC编码标准的性能要求。

一种基于自主处理器硬件Trace的程序回放系统

为了弥补单步、断点等传统侵入式调试方式的不足,越来越多的处理器在设计中加入了硬件Trace功能。现有针对硬件Trace的应用,主要集中在程序调优方面,在基于源代码的程序执行流动态回放方面还存在明显不足。本文基于一款“魂芯”数字信号处理器的硬件Trace,针对现有Trace应用的不足,实现了一种基于源码的程序回放系统,该系统不仅可以满足程序调优的需求,而且可以更好地满足程序调试的需求。

基于魂芯二号A-DSP的单脉冲算法实现

根据工程实例调查显示,主流市场基于单脉冲算法应用实现借助的平台不尽相同,如进口数字信号处理器(DSP)器件,有美国德州仪器(TI)公司的C66xx、C64xx和C67xx等系列产品;国产DSP器件,有国防科大(FT)FT64xx和FT66xx系列的数字信号处理器。本文将要介绍的是单脉冲算法基于一款纯自主正向研发的国产DSP芯片的实现,也即是魂芯二号A(型号:HXDSP1042),该芯片由原中国电科38所集成电路部门,也即现安徽芯纪元科技有限公司团队设计研发,该国产芯片是双核四个执行宏,而每个执行宏含21个运算单元的处理器,最终同样的算法运行周期要优于TI的C6678运行周期。

一款自主可控调试器软件架构设计

“魂芯”DSP是我国自主研发的高性能多核DSP。MCCD是针对“魂芯”系列DSP开发的自主可控调试器软件。该调试器可以同时支持对魂芯系列全部产品的调试、支持集成开发环境下的调试、支持C/C++源代码级调试。该款调试器具有很多常见调试器软件(如GDB)不具备的功能,如支持针对处理器集群的调试等。该调试器软件只需要简单地修改就可以适配其他架构的处理器。该文介绍该款调试器的架构设计,可以给其他处理器架构配套的调试器软件开发人员提供参考。

一种针对处理器集群的源代码级调试系统实现方案

本文提出一种针对处理器集群的源代码级调试系统实现方案,支持同时对处理器集群中的所有计算核心进行源代码级调试。该调试系统还支持同时对系统中的不同类型的芯片进行源代码级调试。该调试系统使用一种统一的调试通信协议屏蔽了底层硬件的差异。该调试系统使用命令行接口作为用户接口,通过网关来管理不同的底层硬件。该调试系统支持集成到可视化开发环境中,以图形化的方式进行调试。

一种基于魂芯DSP的单模式位并行串匹配算法

在多媒体技术飞速发展的今天,DSP处理器以其低功耗和高性能等特点在信号处理和图像检索领域有着重要的应用。串匹配作为信号处理和图像检索应用中的基本算法,其性能和效率也因此受到越来越多的关注。通过结合DSP处理器的分簇结构和零开销循环技术,并利用字符串分段的方法提出一种基于DSP的位并行串匹配算法EPSO。该算法可有效减少条件分支语句的时钟开销和分簇执行过程中的漏配次数,加速了串匹配过程。在国产魂芯DSP的仿真结果表明:EPSO算法的匹配速度是经典Shift-Or算法的7.8倍左右,串匹配效率得到有效提升;以KMP算法为基准,英文语料下该算法的平均匹配速度是KMP算法的6.3倍左右,DNA序列下是KMP算法的10.5倍左右,相比NEW、S2BNDM算法均具有显著的性能提升。

C++调试功能及实现方式

调试器和编译器、汇编工具链、操作系统一样属于计算机系统的基础软件。离开调试器,软件工程师将无法高效地开发软件。调试系统需要和处理器硬件架构、编译器、操作系统紧密配合才能完成调试功能。MCCD是一款自主开发的调试器基础软件,支持对“魂芯”DSP上的软件进行C/C++高级语言级别的调试。本文介绍MCCD中C++语言调试功能的实现方式。该文对其他芯片架构配套调试软件的C++高级语言调试功能的开发具有参考价值。