叫板英特尔Core，AMD放出撒手锏：解读HyperTransport 3.0总线

在AMD64计算系统中，HyperTransport总线一直担任中枢神经的角色，它的重要性远远超乎人们当初的想象。尽管现在英特尔Core架构大敌当前．AMD仍然按照自己的计划推进协处理器架构．产品线全面扩展．基于未来计算系统的新要求．AMD拿出7HT3.0总线标准——HT 3.0速度更快．延迟更低，而且更具弹性、应用范围可大大拓展．它也将成为未来AMD64计算系统新的中枢。

AMD的未来战车——下一代系统总线HyperTransport 3.0

在整个硬件系统中，各个部件通过总线来进行数据交换，所以总线的速度对于整个系统性能有着极大的影响，因此总线被称为硬件系统的“神经中枢”。系统总线的发展速度虽然比不上处理器和显卡等部件，但是每一次升级都能给整个系统带来新的生机。这一次，新发布的HyperTransport 3.0总线是否能在今年为AMD带来新的生机呢？

HyperTransport宣布新增七个新成员

HyperTransport技术联盟（Hyper Transport Technology Consortium）宣布，七家新公司成为该组织的新会员，这七家新加入的公司分别是Celoxica，Inc．、DRC Computer Corp．、Linux Networx，Inc．、Liquid Computing Corp．、NetLogic Microsystems，Inc．、Supermiero Computer，Ine．和XtremeData，Inc。该组织认为，这些新公司加入将带来更多具有突破性的技术，促使HyperTransport技术联盟所倡导的芯片之间（chip—to—chip）、电路板之间（board—to—board）以及背板底座（chassis—to—chassis）的互连技术得到更广泛应用。

HyperTransport端设备接口的设计与实现

根据HyperTransport I/O Link Specification Revision3.00[1-2]协议,基于现场可编程门阵列器件设计实现了超传输协议(Hy-per Transport,HT)的端设备(Cave)接口。给出了8位HT Cave接口的体系结构,包括物理层、同步对齐层和协议层[3]。该接口实现了收发全双工3个虚通道设计,解决了HT链路与HTCore内部总线的位宽匹配对齐问题,设计实现了用于HT包解析处理的主要部件PPE。HT Cave的用户接口为Atlantic[4]接口。基于Altera FPGA实现的HT Cave接口与AMD芯片组的联合测试结果说明:HT Cave的HT链路接入带宽为1.6 GB/s。

“更快的总线列车”HyperTransport2.0启动

HyperTransport协会日前发布了HyperTransport2.0。HyperTransport是可以用于PC、服务器、网络设备、嵌入式设备和消费类电子产品的新型总线标准。新的2.0版将比老版本快75%，这意味着主板上的芯片们将可以搭载上更快的总线列车。据悉，使用2.

HyperTransport继续推进多内核设计

HyperTransport是一种物理层芯片间的通信标准，由于AMDCPU芯片采用该标准而使其广受关注。最近HyperTransport3．0被进行了一些修订。新的规范从根本上改变了接口的能力，增加了其适用性，并可将HyperTransport作为一种基础技术用于未来的板卡级多处理。

HyperTransport技术概览

当初,Intel为自己的82810芯片组创造了Hub Link技术来连接南北桥芯片,81x芯片组成为最能发挥Ultra DMA66传输性能的芯片组。然而,由于Intel的授权费用高昂,很多芯片组厂商为了降低成本都开始开发自己的连接技术。例如Via公司开发了V-Link(32位,66MHz,266MB/s),SiS公司开发了DPI(Dedicated Pci to Ide bus,266MB/s)和Multi-threaded IO Link(1.2GB/s),而Motorola公司则提出了RapidI/O。本文要讲的是AMD公司最新开发的一种输入输出总线结构——HyperTransport。该技术设计的目的是解决32位和64位处理器系统中的输入输出瓶颈问题。该技术可以提供比PCI、PCI-X和AGP等输入输出总线体系结构高一个数量级的总线数据处理量,其传输速度事与诸如Rapid I/O和InfiniBand等输入输出总线结构相媲美。

I/O互联技术及体系结构的研究与发展

I/O互联技术及体系结构正在发生重大变革,相继涌现了一系列新兴高性能I/O互联技术,包括PCI Express、RapidIO、HyperTransport以及InfiniBand。该文对它们分别予以研究介绍,针对各自的体系结构、技术特性和应用领域,分别提出了一种合理的系统结构方案。并对这几种I/O互联技术的主要技术特性进行了简要而全面的比较,分析了I/O互联技术及体系结构的现状与发展趋势。

连接无处不在

目前我们进入了互联的时代,从消费电子到通信、计算和网络,连接无处不在。本文介绍了在"2008美国电子高峰会议"期间部分公司连接方面的动向。

可伸缩分布共享大规模并行I/O系统设计

如何有效地解决I/O瓶颈问题,一直是高性能并行计算机有待研究解决的关键技术。我们提出了一种可伸缩分布共享并行I/O系统方案,并自行研制了结点控制器芯片和路由器芯片,研制了原型系统SDSP604。为实现系统的计算、通讯和I/O性能随着系统规模均衡扩展的目标,该系统基于CC-NUMA系统结构,采用了合理的分布共享并行I/O系统结构。

基于芯片垂直集成技术的互连技术研究

芯片垂直集成技术是一种新的集成方法,它具有低成本、高速度、低能耗等特点,为芯片的高层化设计提供了一种新的思路。当今信息具有存储量大、传输速度快、可靠性高等现实需求,芯片互连技术在其中发挥着重要作用。就现有的AMBA,CCBA,Hypertransport等互连模式都存在的一些弊端作进行了研究和比较,并提出了一种思路。

浅析微型计算机系统总线技术

随着微电子技术和计算机技术的发展,系统总线技术也在不断地发展和完善,而使计算机总线技术种类繁多,各具特色。本文仅对微型计算机中的系统总线发展历史及技术特征作一个全面的介绍和比较,以供大家对微型计算机有一个深入的了解。

基于CC-NUMA结构的IO系统设计

在被高性能计算采用较多的CCNUMA结构中,IO资源的常见组织形式是分散在各计算结点下,由各结点分散管理.这种组织形式有一些潜在的问题.首先对这些问题进行了分析,然后利用现有的IO链路技术和存储网络技术,提出了一种新的IO系统结构,并介绍了关键模块的设计.经过功能分析表明,新的IO系统结构能取得较高的性能,为全局共享分布并行IO技术的发展提供了参考.

核级控制系统主控制器高速通讯总线技术的研究

通讯总线技术很大程度上决定了,核级数字化控制系统主控制器的冗余机制,从而决定了核级控制系统的可靠性。常规工业控制系统,通常采用基于输出仲裁的主从热冗余机制,而基于寄存器备份的主从热冗余机制,已经成为核级数字化控制系统主控制器技术的发展趋势。在概要介绍第三代通讯总线Hypertransport和PCI Express技术、及其独特技术优势的基础上,该文探讨了Hypertransport和PCI Express技术在核级控制系统主控制器中的应用,给出了高可靠性X86嵌入式CPU和FPGA南北桥的核级控制系统主控制器的通讯总线方案,介绍了CPU与北桥之间Hypertransport接口、北桥与南桥之间PCI Express接口的FPGA实现,为下一步研发新一代核电控制系统主控制器打下了基础。

一种高性能I/O互连协议链路接口的实现

随着计算机技术的发展,传统的PCI总线已难以满足应用的要求,HyperTransport采用低电压差分信号传输、点到点互连,可提供更高的数据传输率和可扩展性,满足各种不同的需求。本文对HyperTransport链路接口的链路初始化、错误处理和高速链路源同步关键技术进行了研究,提出了相应的实现方法。

HT总线的并行CRC-32计算原理及其实现

本文介绍了HT总线CRC32的计算原理,推导了8位HT链路的CRC32并行计算算法,用XilinxXC40005芯片实现并验证了该并行算法的正确性。