HDTV 视频编码器的场景切换

当图象序列的帧与帧之间发生场景切换时，会影响视频编码器的编码质量．为提高高清晰度电视（ＨＤＴＶ）的视频编码器的编码质量，针对其采用的国际标准ＭＰＥＧ－２中ＧＯＰ的结构，提出按场景切换对齐的一种新的ＧＯＰ格式．软件模拟结果显示，ＭＳＥ值明显缩小，ＳＮＲ提高了３ｄＢ，效果较好．

HDTV系统音视频显示时间标签同步生成和自适应交织策略

分析了 MPEG- 2系统中音视频数据的解码时序 ,以及理想解码器中的音视频同步原理 ,结合 HDTV系统复用器的设计 ,提出了音视频 PTS同步生成和基于具有相近 PTS值的音视频访问单元在码流中相对位置的自适应交织策略 .实验结果表明 ,该策略解决了码流速率高 ,特别是音频码率相对于视频码率较低时出现的音视频不同步和解码器缓冲区上溢或下溢问题 。

HDTV视频编码器的动态图像组结构和码率分配策略

基于子图划分的高清晰度电视（ＨＤＴＶ）视频编码器，先将１ ９２０×１ １５２ 的ＨＤＴＶ画面划分成６ 个１ ９２０×１９２ 的水平条状子画面，由６ 个子编码器并行编码，最后将６ 路码流合成为ＨＤＴＶ码流．文中以场景切换检测为依据，进行动态图像组（ＧＯＰ）结构调整，以Ｉ帧场景复杂度为依据进行码率分配．实验表明，该策略能很好地保证子图重建质量和ＨＤＴＶ各子图之间主观重建质量的一致性，清除可能出现的子图划分效应．

小型HDTV码流发生器设计

文中实现以Flash ROM为核心器件的码流发生器。该发生器的功能是将计算机硬盘中的码流文件下装到Flash ROM,然后在脱机的情况下,可无差错地反复输出约12秒的TS流。以验证HDTV信源解码器的性能和进行整机调试。

HDTV视频编码器的并行处理结构

介绍了基于单指令多数据（ＳＩＭＤ）阵列处理机系统的１ ９２０×１ １５２ 格式高清晰度电视（ＨＤＴＶ）视频编码器的实现方法：先将１ ９２０×１ １５２ 的ＨＤＴＶ画面划分成６ 个１ ９２０×１９２ 的水平条状子画面，由６ 个子编码器并行编码，最后将６路码流合成为ＨＤＴＶ码流．为较彻底地解决边界效应问题，给出了子图像重建质量的均衡策略：（１） 过界运动估计／运动补偿策略；（２） 码率分配策略．

HDTV音频解码系统算法优化及实现

Dolby AC-3是杜比实验室的第三代感知音频编解码系统,将心理声学模型溶入其中,大大地提高了编解码性能.本文介绍了Dolby AC-3音频标准解码算法的基本原理,并通过C程序实现该解码算法.详细推导了用两个N/4点的DCT-II来实现N点的改进离散余弦反变换(IMDCT)解码单元的优化算法,将此AC-3解码算法进行仿真试验,对仿真结果进行主客观评价.评价结果显示解码速度得到提高,为AC-3解码器的实时实现奠定了基础.

基于子带分解的 HDTV 视频分级编码器

研究了能与标准数字电视（ＳＤＴＶ）兼容的ＨＤＴＶ分级编码系统，提出了一个基于子带分解的ＨＤＴＶ视频分级编码器方案，并将该方案与现有方案的优缺点进行了分析和比较．软件仿真结果显示，在相同码率下该方案的压缩性能接近不分级方案，同时还具有结构简单、易于实现等优点．

HDTV STB解复用技术的应用研究

目前,有线电视传输系统并不是真正意义上的数字电视系统,绝大多数已经使用的机顶盒只具有标清解码能力,满足不了用户的需求。未来高清晰数字电视机顶盒将是用户观看数字高清晰度电视节目的主要设施。介绍高清晰度数字电视机顶盒的结构,对数字电视机顶盒关键技术解复用技术进行了研究,分析了高清晰度电视解复用实现的过程,提出解复用的软件流程设计。

HDTV中的解映射与量化

在认真分析欧洲数字视频地面广播 (DVB-T)系统的 COFDM(编码的正交频分复用 )调制方案基础上 ,深入研究了 HDTV (高清晰度数字电视 )技术中解映射与量化的基本原理 ,通过 Matlab和 Quartus仿真 ,提出一种新的、适合于 COFDM传输系统的、基于 FPGA(现场可编程门阵列 )的解映射与量化电路设计方案 ,利用 Altera公司生产的 APEXTM 2 0系列芯片完成了相应的硬件电路 ,经国家高清电视总体组HDTV样机调试证明 ,这种方案简单易行、节省资源且性能优良。

HDTV视频解码器中系统控制的分析与实现

系统控制单元是数字高清晰度电视（ＨＤＴＶ）视频解码器中的重要组成部分．本文详细分析了为实现高性能的系统控制功能所采用的一系列先进技术，包括拆包处理、码率缓存器管理、音视频同步和视频显示缓存控制等．最后，给出了一套完整的硬件实现方案及其相应的调试、验证方法．

HDTV用户电视显示终端的选择

简单介绍了目前HDTV的发展情况，并结合当前普遍采用的“机顶盒＋电视机”这种方式收看数字电视节目的现状，就用户收看HDTV时，如何选择电视显示终端的问题，总结了相应的方法。

用于HDTV的运动估计模块设计与实现

针对“高清晰度电视功能样机”信源编码的要求，采用了专用芯片与ＦＰＧＡ逻辑控制相结合的方法进行相应的运动估计硬件设计，对其中的部分电路进行了特别设计，如估计阵列、估计数据的供给电路、宏块缓冲ＦＩＦＯ、Ｙ和ＵＶ信号的格式转换及重排序等，并完成了其硬件实现．调试结果表明，电路可完成所要求的功能，达到设计目标．

HDTV的参数选择及计算机模拟(英文)

讨论了全数字HDTV参数的选择原則,提出了一组基于逐行扫描的HDTV参数。参考DigiCipher方案,实现了全数字信源/信道编解码算法。算法包括:运动检测与补偿,快速2D-DCT、游程编码,基于RS(215,255)码的误码保护等。计算机模拟结果表明,在压缩比40～60倍情况下,无察觉到的图像质量有明显的下降。这证明本方案可以在我国8MHz电视频道內与PAL信号实现同播。

HDTV接收芯片中基于IP的均衡器的设计

提出了一种缩短设计周期、减小设计规模的HDTV接收芯片中均衡器的设计法。这种方法受到SoC 中IP 技术的启发,现已应用到芯片设计中。

基于小波分析的HDTV信源编码技术

分析研究了基于MPEG-2标准的高清晰度数字电视信源编码技术,阐述了小波分析中多分辨分析的基本思想和理论,并将基于多分辨思想的Mallat算法较好地应用于HDTV的图像压缩编码系统中。

HDTV音频解码综合滤波器组算法优化及FPGA实现

在HDTV音频(AC-3,MPEG-2)解码中均采用了综合滤波器组(IMDCT)实现时频变换,它们的共同点是其长度N是4的整数倍,而且其结构具有很好的对称性。本文推导出了用两个N/4点的DCT-Ⅱ来实现N点的IMDCT的优化算法。该优化算法可以得出MDCT和IMDCT拥有共同的转换核,使得MDCT和IMDCT可以共用一个统一的结构,节省了硬件开销。可以有效的应用于MDCT和IMDCT的并行VLSI结构。本文以AC-3标准为例,在FPGA上实现了其256点IMDCT单元,结果表明该算法减少了运算次数,降低了复杂度,提高了运算速度。

基于PLD的HDTV活动性分析算法

HDTV的编码器是将HDTV的图像划分成几个子图分别进行编码，然后再合码流成HDTV的码流，图像的活动性分析可以提供田适应Q值选取所需的参数。在软件仿真的基础上，对TM5的算法针对硬件加以改进，提高了图像质量；并对如何用硬件、PLD实现进行了讨论。

HDTV视频解码器中系统控制功能的实现

本文着重分析HDTV视频解码器中系统控制单元的各关键技术,并给出了一套相应的硬件实现方案。

用于HDTV的改进的Viterbi译码方法

在数字通信领域和图象压缩编码领域中，高清晰度电视（ＨＤＴＶ）使用了多项当今世界上可以实际应用的最先进的技术。这些技术关联着大多数正在研究的数字通信中的先进技术，改进ＨＤＴＶ系统为数字通信的发展提供了方向。作者在研究格状编码调制（ＴＣＭ）的Ｖｉｔｅｒｂｉ译码发生错误的情况时，发现了一种改进译码性能的方法。使用本文提出的方法，可以使ＴＣＭ的Ｖｉｔｅｒｂｉ译码性能接近理论极限，并为ＨＤＴＶ中ＴＣＭ译码的硬件实现提供了灵活的可选方案。

HDTV中的小数倍细频偏和采样钟偏移估计

研究了高清晰度数字电视 (HDTV)中的频率同步及采样钟同步技术 .对其中的小数倍频偏和采样钟偏移估计做了算法仿真分析 ,结合实际工程应用提出一种适用于数字视频地面广播(DVB T)编码的正交频分复用 (COFDM)调制系统的小数倍细频偏和采样钟偏移联合估计算法 .并提出了相应的现场可编程门阵列 (FPGA)实现方案 ,设计出的硬件电路经国家高清电视总体组(TEEG)