期刊文献+
共找到248篇文章
< 1 2 13 >
每页显示 20 50 100
System-on-Chip Design Using High-Level Synthesis Tools 被引量:7
1
作者 Erdal Oruklu Richard Hanley +3 位作者 Semih Aslan Christophe Desmouliers Fernando M. Vallina Jafar Saniie 《Circuits and Systems》 2012年第1期1-9,共9页
This paper addresses the challenges of System-on-Chip designs using High-Level Synthesis (HLS). HLS tools convert algorithms designed in C into hardware modules. This approach is a practical choice for developing comp... This paper addresses the challenges of System-on-Chip designs using High-Level Synthesis (HLS). HLS tools convert algorithms designed in C into hardware modules. This approach is a practical choice for developing complex applications. Nevertheless, certain hardware considerations are required when writing C applications for HLS tools. Hence, in order to demonstrate the fundamental hardware design concepts, a case studyis presented. Fast Fourier Transform (FFT) implementation in ANSI C is examined in order to explore the important design issues such as concurrency, data recurrences and memory accesses that need to be resolved before generating the hardware using HLS tools. There are additional language constraints that need to be addressed including use of pointers, recursion and floating point types. 展开更多
关键词 System level DESIGN high level synthesis Field PROGRAMMABLE GATE Arrays FOURIER Transform
下载PDF
ON THE OPTIMIZATION OF VLSI ALLOCATION IN HIGH-LEVEL SYNTHESIS 被引量:1
2
作者 He Zhongli Zhou Dian Hu Qingsheng Zhuang Zhenquan(Department of Electronic Engineering, University of Science and Technology of China, Hefei 230026) (The University of North Carolina at Charlotte) 《Journal of Electronics(China)》 2000年第3期279-288,共10页
Allocation is one of main tasks in the high-level synthesis. It includes module , functional unit allocation, storage allocation and interconnection allocation. This paper models the allocation problem as cluster anal... Allocation is one of main tasks in the high-level synthesis. It includes module , functional unit allocation, storage allocation and interconnection allocation. This paper models the allocation problem as cluster analysis and applies a new algorithm, neighbor state transition (NST) algorithm, for cluster optimization. It is proved that the algorithm produces an asymptotically global optimal solution with the upper bound on the cost function (1 + O(1/n)2-ε)F*, When F" is the cost of the optimum solution, n is the problem size and e is a positive parameter arbitrarily close to zero. The numerical examples show that the NST algorithm produces better results compared to the other known methods. 展开更多
关键词 high-level synthesis OPTIMIZATION ALLOCATION NEIGHBOR state TRANSITION
下载PDF
Synthesis of SrTiO_3 for immobilization of simulated HLW by SHS 被引量:1
3
作者 Ruizhu Zhang junjie Hao Zhimeng Guo 《Journal of University of Science and Technology Beijing》 CSCD 2005年第4期357-359,共3页
Strontium titanate synroc samples were synthesized by self-propagating high-temperature synthesis (SHS). Sr directly took part in the synthesis process. As a result, the loading content issue is basically resolved. ... Strontium titanate synroc samples were synthesized by self-propagating high-temperature synthesis (SHS). Sr directly took part in the synthesis process. As a result, the loading content issue is basically resolved. The products were characterized by density, microhardness X-ray diffraction, and scanning electron microscopy (SEM/EDS). The leaching rate was measured by the method of PCT (product consistency test). The results indicate that the Sr^2+-SrTiO3 compound is of high density, low leach rate and high stability and the synthesis process is feasible in technology and economy. It can be concluded that the strontium titanate synroc is a perfect material to immobilize HLW. 展开更多
关键词 strontium titanate high-level waste hlW) IMMOBILIZATION self-propagating high-temperature synthesis (SHS)
下载PDF
基于HLS技术的Rijndael算法IP核实现与优化 被引量:1
4
作者 孙桂玲 纪永鑫 +1 位作者 张潺潺 李维祥 《微电子学与计算机》 CSCD 北大核心 2010年第4期205-208,212,共5页
为了降低传统设计模式在应对大规模SoC设计时带来高复杂度,使用高层次综合HLS技术进行了Rijndael算法IP核的设计、综合与仿真.针对Rijndael算法中的多种运算模块,研究并设计了面向硬件的编码方式及优化方案.通过对比,使用高层次综合技... 为了降低传统设计模式在应对大规模SoC设计时带来高复杂度,使用高层次综合HLS技术进行了Rijndael算法IP核的设计、综合与仿真.针对Rijndael算法中的多种运算模块,研究并设计了面向硬件的编码方式及优化方案.通过对比,使用高层次综合技术设计的IP核在各方面都接近或超越了使用传统方式设计的IP核,而设计复杂度大大降低,证明了使用HLS方法进行设计的优越性. 展开更多
关键词 高层次综合 Catapult synthesis RIJNDAEL SYSTEMC
下载PDF
基于Vivado HLS的FPGA开发与应用研究 被引量:30
5
作者 党宏社 王黎 王晓倩 《陕西科技大学学报(自然科学版)》 2015年第1期155-159,共5页
为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文... 为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文详细介绍了Vivado HLS工具的特点与应用等内容,并以"图像色调分离"和"循环编码器"两种不同类型的实例,描述了该工具的使用方法与设计技巧. 展开更多
关键词 高层次综合 VIVADO FPGA
下载PDF
基于Xilinx Vivado HLS的小型无人机平衡仪设计 被引量:6
6
作者 张展 崔晋伟 陆炯 《电子科技》 2015年第7期172-174,178,共4页
针对FPGA开发难度大,流程繁琐的问题,提出了一种基于FPGA的飞行控制系统快速开发方法。该方法引进Xilinx Vivado HLS开发工具,首先在ARM平台上设计飞行控制系统,后将代码快速移植到FPGA平台,实现一个完整的四旋翼平衡仪系统。实践验证表... 针对FPGA开发难度大,流程繁琐的问题,提出了一种基于FPGA的飞行控制系统快速开发方法。该方法引进Xilinx Vivado HLS开发工具,首先在ARM平台上设计飞行控制系统,后将代码快速移植到FPGA平台,实现一个完整的四旋翼平衡仪系统。实践验证表明,文中所提方法与传统方法相比,流程更为简便,且易于实现。 展开更多
关键词 FPGA 平衡仪 高级综合工具
下载PDF
用Vivado HLS实现粒子滤波算法的硬件加速 被引量:2
7
作者 高国栋 林明 《江苏科技大学学报(自然科学版)》 CAS 2018年第2期245-251,共7页
针对传统现场可编程门阵列(field-programmable gate array,FPGA)开发流程中,以硬件实现粒子滤波算法(particle filter,PF)的开发周期长、过程繁琐和灵活性差等缺陷,提出了一种基于Vivado高层次综合(high level synthesis,HLS)工具的PF... 针对传统现场可编程门阵列(field-programmable gate array,FPGA)开发流程中,以硬件实现粒子滤波算法(particle filter,PF)的开发周期长、过程繁琐和灵活性差等缺陷,提出了一种基于Vivado高层次综合(high level synthesis,HLS)工具的PF算法硬件实现新方法,直接高效地将C语言描述的PF算法综合为RTL硬件模块.文中以二维纯方位跟踪(2 dimensional bearing-only tracking,2-D BOT)为应用背景,以高斯粒子滤波(Gaussian particle filter,GPF)为目标算法,根据其数据结构,给出相应的并行流水线策略,综合出具有高并行度的FPGA运算模块.C/RTL协同仿真表明:该运算模块能较好实现对动目标的跟踪,并且能达到相当于简化粒子滤波器1.5倍的运算速度;同时该实现方法对其他复杂软件算法的硬件化加速具有指导意义. 展开更多
关键词 高层次综合 FPGA 粒子滤波 纯方位跟踪
下载PDF
基于HLS的矩阵求逆算法设计优化 被引量:2
8
作者 凌元 韩文俊 孙健 《电子技术与软件工程》 2021年第22期93-96,共4页
本文主要研究了HLS多层动态边界循环的优化策略。HLS利用C/C++语言完成算法设计和验证,通过高级综合工具自动生成RTL代码,显著缩短了算法FPGA设计复杂度及实现效率,在信号处理算法实现方面有着显著的优势。但对于具有多层动态循环边界... 本文主要研究了HLS多层动态边界循环的优化策略。HLS利用C/C++语言完成算法设计和验证,通过高级综合工具自动生成RTL代码,显著缩短了算法FPGA设计复杂度及实现效率,在信号处理算法实现方面有着显著的优势。但对于具有多层动态循环边界的算法,由于各层循环的数据依赖性及循环边界的不可预知性,HLS难以实现理想的结果。本文以Cholesky分解矩阵求逆算法为例,通过对矩阵求逆计算过程数据计算顺序、数据依赖性、运算步骤进行了分析与理论计算,提出了一种将多层循环优化为单层、两层循环的方法,解决了流水线优化指令高效应用问题。实现结果表明,经过优化后,在资源增加较少的情况下,矩阵求逆延迟性能提升118倍。 展开更多
关键词 hls(high level synthesis) FPGA 矩阵求逆 Cholesky PIPELINE
下载PDF
基于Vivado HLS的FFTIP核设计与实现 被引量:5
9
作者 张俊涛 付芳琪 曹梦娜 《电子器件》 CAS 北大核心 2016年第2期374-378,共5页
研究基于Xilinx高层次综合工具HLS设计FFT IP核的新方法,并在Zynq平台上搭建音频频谱显示系统用于对设计的FFT IP核进行测试。首先用MATLAB生成1 024点FFT算法所需要的旋转因子,然后用C语言编写FFT算法程序后经HLS综合成IP核并进行了两... 研究基于Xilinx高层次综合工具HLS设计FFT IP核的新方法,并在Zynq平台上搭建音频频谱显示系统用于对设计的FFT IP核进行测试。首先用MATLAB生成1 024点FFT算法所需要的旋转因子,然后用C语言编写FFT算法程序后经HLS综合成IP核并进行了两次优化,与优化前相比延迟时间节省了19%到40%,LUT资源节省18.5%。测试结果表明,所设计的FFT IP能够成功地实现音频信号的频谱分析。 展开更多
关键词 高层次综合 FFT IP核 设计 频谱 测试
下载PDF
基于HLS的实时图像去雾实现 被引量:7
10
作者 齐乐 张小刚 姚航 《计算机工程》 CAS CSCD 北大核心 2016年第5期224-229,共6页
户外图像或视频受到大气中烟雾的影响,存在模糊不清及颜色偏移等问题,在很大程度上影响户外视频系统正常稳定工作。现有的去雾算法计算复杂度较高,仅依靠软件对视频级进行去雾有一定难度。针对这一现状,分析暗原色先验去雾算法的计算瓶... 户外图像或视频受到大气中烟雾的影响,存在模糊不清及颜色偏移等问题,在很大程度上影响户外视频系统正常稳定工作。现有的去雾算法计算复杂度较高,仅依靠软件对视频级进行去雾有一定难度。针对这一现状,分析暗原色先验去雾算法的计算瓶颈,利用高级层次综合(HLS)工具实现去雾算法的硬件化,使用流水线技术将去雾算法运行在现场可编程门阵列上。实验结果表明,在保证去雾质量的前提下,对于1080P的实时场景,可以达到每秒45帧以上的处理速度,基本满足高清视频去雾的需求。 展开更多
关键词 暗通道 去雾 视频 现场可编程门阵列 实时 高级层次综合工具
下载PDF
基于HLS的SAR回波模拟硬件加速设计 被引量:2
11
作者 韩思齐 韩力 +1 位作者 孙林 吴琼之 《电子设计工程》 2018年第11期158-164,共7页
针对合成孔径雷达(SAR)回波模拟的实时性需求,提出了一种基于高层次综合(HLS)的回波模拟硬件加速系统。实时性是衡量回波模拟系统性能的重要指标,随着成像区域复杂度、成像质量要求等不断提高,回波模拟的计算复杂度急剧增加,模拟过程耗... 针对合成孔径雷达(SAR)回波模拟的实时性需求,提出了一种基于高层次综合(HLS)的回波模拟硬件加速系统。实时性是衡量回波模拟系统性能的重要指标,随着成像区域复杂度、成像质量要求等不断提高,回波模拟的计算复杂度急剧增加,模拟过程耗时巨大。将FPGA应用于SAR回波生成硬件加速,并引入高层次综合方法,解决了传统硬件开发的算法转换繁琐、不支持浮点运算等关键问题,经过验证能达到较高的性能与精度,保证了回波模拟的实时性,具有较高的应用价值。 展开更多
关键词 高层次综合(hls) 回波模拟 硬件加速 可编程逻辑门阵列(FPGA)
下载PDF
使用HLS开发FPGA异构加速系统:问题、优化方法和机遇 被引量:1
12
作者 徐诚 郭进阳 +3 位作者 李超 王靖 汪陶磊 赵杰茹 《计算机科学与探索》 CSCD 北大核心 2023年第8期1729-1748,共20页
目前,现场可编程门阵列(field programmable gate array,FPGA)由于可编程性与出色的能效比受到了学术界与工业界的青睐,但是传统的基于硬件描述语言的FPGA开发方式面临编程挑战。硬件描述语言区别于通常使用的高级语言,阻碍了软件开发者... 目前,现场可编程门阵列(field programmable gate array,FPGA)由于可编程性与出色的能效比受到了学术界与工业界的青睐,但是传统的基于硬件描述语言的FPGA开发方式面临编程挑战。硬件描述语言区别于通常使用的高级语言,阻碍了软件开发者对FPGA的利用。高层次综合(high-level synthesis,HLS)使得开发者可以从高级语言如C/C++层面直接进行FPGA硬件层面的开发,是解决这一问题的首选,受到了广泛的关注。近年来,学术界有许多关于HLS的工作,致力于解决HLS应用过程中的各类问题,并提升通过HLS开发的系统的性能。围绕使用HLS开发FPGA异构系统这一问题,以一种异构系统开发者的视角,列举了可行的优化方向。在编译优化层面,HLS工具可以通过插入编译指导与设计高效的空间探索算法,自动生成性能较高的RTL设计;在访存优化层面,HLS工具可以设立缓冲区,拆分并复制数据,以提升系统整体带宽;在并行优化层面,HLS工具可以实现语句级、任务级以及板卡级的并行。一些如DSL的技术虽然不能直接提升异构加速系统的性能,但是可以进一步提升HLS工具的可用性。最后,总结了当前HLS面临的一些挑战,并对HLS的未来研究方向进行了展望。 展开更多
关键词 现场可编程门阵列(FPGA) 高层次综合 异构系统 高级语言 编译优化
下载PDF
基于Vivado HLS的Down Scaler视频系统设计 被引量:2
13
作者 安航 《单片机与嵌入式系统应用》 2016年第11期21-23,共3页
介绍一种基于FPGA的Down Scaler视频系统设计。系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计。首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++... 介绍一种基于FPGA的Down Scaler视频系统设计。系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计。首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果 Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统。在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植。 展开更多
关键词 VIVADO hls FPGA DOWN SCALER 高层次综合
下载PDF
基于粒子群的HLS的自动化架构实现
14
作者 吴家飞 黄晞 施文灶 《计算机应用与软件》 北大核心 2018年第9期22-26,37,共6页
随着数据挖掘、深度学习等领域的火热的发展,在嵌入式设备实现深度学习等计算量较大的算法已经成为一种趋势。由于传统CPU和GPU平台已经难以保证算法实时性的情况下,利用FPGA高性能低功耗的特点对复杂算法实现硬件加速,有着较好的优势... 随着数据挖掘、深度学习等领域的火热的发展,在嵌入式设备实现深度学习等计算量较大的算法已经成为一种趋势。由于传统CPU和GPU平台已经难以保证算法实时性的情况下,利用FPGA高性能低功耗的特点对复杂算法实现硬件加速,有着较好的优势。利用Xilinx公司的HLS工具,基于粒子群算法设计一套硬件加速方法。该方法可实现算法优化方案的自动化寻找,极大地提升了设计效率。实验结果表明,该优化方法在寻找一般算法的较优方案上具有一定程度上的通用性。 展开更多
关键词 FPGA 模糊离散粒子群算法 高层次综合(hls)
下载PDF
基于Vivado HLS的硬件设计效能评估 被引量:1
15
作者 戴源 白雨鑫 +1 位作者 张伟 陈鑫 《电脑知识与技术》 2021年第19期1-4,共4页
本文为了研究面向FPGA芯片的高层次综合工具Vivado HLS在硬件设计中的性能,分别利用C++语言与Verilog语言设计移位寄存器,通过比较两种设计方法在不同输出位宽下,其时序、功耗、PDP以及资源使用量上的差别来评估HLS工具在硬件电路设计... 本文为了研究面向FPGA芯片的高层次综合工具Vivado HLS在硬件设计中的性能,分别利用C++语言与Verilog语言设计移位寄存器,通过比较两种设计方法在不同输出位宽下,其时序、功耗、PDP以及资源使用量上的差别来评估HLS工具在硬件电路设计上的效率与功能性。实验结果表明,虽然HLS工具综合得到的Verilog代码表现不如手工直接编写的Verilog代码,但其以高级语言作为输入的特性还是能满足让设计师在不需要掌握硬件描述语言的情况下利用FPGA实现算法加速的目的。 展开更多
关键词 FPGA 高层次综合 高级语言 Vivado hls VERILOG PDP
下载PDF
基于HLS的红外遥感图像连通域快速提取方法 被引量:3
16
作者 成昊天 丁荣莉 +3 位作者 胡博文 李杰 李焱 欧阳尚荣 《上海航天(中英文)》 CSCD 2021年第4期144-151,共8页
连通域提取是红外遥感图像目标检测算法中的重要组成部分,包含在粗检算法中,能够筛去多数虚警,提升粗检效果,减少检测算法的运算量,降低系统功耗。现有的一些连通域提取算法基于CPU处理方式设计,不适合部署在现场可编程逻辑门阵列(FPGA... 连通域提取是红外遥感图像目标检测算法中的重要组成部分,包含在粗检算法中,能够筛去多数虚警,提升粗检效果,减少检测算法的运算量,降低系统功耗。现有的一些连通域提取算法基于CPU处理方式设计,不适合部署在现场可编程逻辑门阵列(FPGA)硬件端。本文采用高层次综合(HLS)的开发模式,设计了适合FPGA加速的连通域提取方法,相比传统的硬件描述语言开发方法具有更高的灵活性和效率。通过只扫描一次二值图像,将面积、范围和连通信息均记录在远小于图像的等价表中,通过简化标记规则和等价表刷新的方法,既提高了运算速度又节省了大量缓存,最终在硬件平台实测256×256的8 bit图像达到了797帧/s的处理速度。 展开更多
关键词 红外图像 遥感图像 高层次综合(hls) 现场可编程逻辑门阵列(FPGA) 连通域
下载PDF
Stratus HLS工具在高性能双精度浮点乘法设计中的应用流程 被引量:1
17
作者 苑佳红 《电子技术应用》 2018年第8期20-23,30,共5页
双精度浮点乘法部件是高性能CPU的核心运算部件之一。描述了使用Cadence Stratus HLS工具设计和实现双精度浮点乘法部件,探索新设计方法学在关键路径延时调整、数据路径优化以及低功耗优化等问题的解决方法,并探讨如何将新的设计流程结... 双精度浮点乘法部件是高性能CPU的核心运算部件之一。描述了使用Cadence Stratus HLS工具设计和实现双精度浮点乘法部件,探索新设计方法学在关键路径延时调整、数据路径优化以及低功耗优化等问题的解决方法,并探讨如何将新的设计流程结合到原有项目开发中等问题。最终,高阶综合设计的RTL,在28 nm工艺下综合实现频率为2.5 GHz、面积为28 211μm^2,基本满足高性能微处理器的开发要求,增强了在项目中更加广泛地使用新设计方法学的信心。 展开更多
关键词 高阶综合 hls 双精度浮点乘法
下载PDF
基于遗传算法的Vivado HLS硬件加速
18
作者 陈宝林 黄晞 +3 位作者 张仕 郭升挺 吴家飞 苏浩明 《计算机系统应用》 2018年第1期120-126,共7页
为适应当前"大数据+深度模型"时代的到来,利用FPGA进行各种算法的硬件加速为其提供了一种可行的解决方案.本文利用Vivado HLS工具,基于遗传算法设计了一套智能硬件加速架构,编程实现自动生成tcl文件、自动调用HLS工具完成仿... 为适应当前"大数据+深度模型"时代的到来,利用FPGA进行各种算法的硬件加速为其提供了一种可行的解决方案.本文利用Vivado HLS工具,基于遗传算法设计了一套智能硬件加速架构,编程实现自动生成tcl文件、自动调用HLS工具完成仿真和提取报表中的数据进行分析,并对Xilinx公司所给的FIR和DCT等案例程序进行了测试.实验中寻找到了较优的解决方案,效率相比人工不断尝试的方法有了数量级的提升,满足了当前一般算法在硬件加速的通用性. 展开更多
关键词 现场可编程门阵列 加速 遗传算法 高层次综合
下载PDF
利用Mentor高层次综合技术(Catapult Synthesis)快速实现复杂DSP算法 被引量:7
19
作者 游余新 《中国集成电路》 2007年第5期35-41,共7页
为了满足产品上市时间和功能丰富性的要求,越来越多的先进设计公司开始提高设计的抽象层次进行复杂的DSP硬件设计,从RTL级提高到C/C++,以保持产品的持续领先地位。Mentor Graphics的高层次综合工具(Catapult Synthesis)是第一个综合标准... 为了满足产品上市时间和功能丰富性的要求,越来越多的先进设计公司开始提高设计的抽象层次进行复杂的DSP硬件设计,从RTL级提高到C/C++,以保持产品的持续领先地位。Mentor Graphics的高层次综合工具(Catapult Synthesis)是第一个综合标准的ANSI C++的产品,它可无误地生成针对ASIC/FPGA的高质量RTL代码,且速度比手工编码的快10-20倍。本文以FIR的实现为例,利用Catapult Synthesis快速探索不同的设计架构,快速地找到性能、面积和功耗之间折衷的最佳实现方案,使得真正的IP复用成为可能,并以图表方式给出不同约束下的面积、延迟和吞吐率(36、3、1时钟周期)的性能,同时提供了集成的验证和综合流程,极大地提高了设计效率。 展开更多
关键词 高层次综合 Catapult synthesis 验证 IP复用 DSP 吞吐率
下载PDF
基于HLS的弹载相机坏点检测校正模块设计 被引量:1
20
作者 田宗浩 刘桢 陈栋 《微电子学与计算机》 2021年第2期56-61,共6页
为减少弹载图像传感器在生产、储存以及工作过程中产生的坏点,本文分析了坏点的成因和固有特性,提出了一种改进FAST角点检测的坏点检测校正算法.算法通过降低检测核半径和设定动态判断阈值等方法提高坏点检测的准确率,减少角点误检数量... 为减少弹载图像传感器在生产、储存以及工作过程中产生的坏点,本文分析了坏点的成因和固有特性,提出了一种改进FAST角点检测的坏点检测校正算法.算法通过降低检测核半径和设定动态判断阈值等方法提高坏点检测的准确率,减少角点误检数量,并提高对连续坏点及边缘坏点的适应性,能在校正坏点的同时保留图像中的角点和边缘特征.利用Vivado HLS高层次综合工具,实现坏点检测校正算法的并行流水线设计,使资源消耗和时序达到最优;将综合生成的坏点检测校正IP核移植到PL端实现,实现弹载相机坏点的实时矫正. 展开更多
关键词 弹载相机 坏点 FAST算法 hls
下载PDF
上一页 1 2 13 下一页 到第
使用帮助 返回顶部