基于HyperLynx的高速PECL交流耦合时钟设计

随着高速数据传输发展的需求,在高速IC之间的时钟路径变得越来越关键,成为影响系统性能、功耗及噪声的关键因素。PECL(正电压射极耦合逻辑)信号作为一种适合高速逻辑互联的电平标准,越来越多地应用在高速A/D转换器的时钟设计中。介绍了一种交流耦合形式的PECL高速时钟设计方法。在时钟的端接设计中,采用串联终端匹配和并联终端匹配改善信号完整性,并利用HyperLynx软件进行仿真,取得了良好的效果,对于实际电路设计有良好的指导作用。

高速模数转换器时钟的设计与仿真

介绍一种应用于高速模数转换器中的交流耦合形式的PECL时钟设计方法。在时钟的端接设计中,采用串联终端匹配改善信号完整性,并利用HyperLynx软件进行仿真,取得良好的效果,对于实际电路设计有良好的指导作用。