一种基于FPGA／SOPC的逻辑分析仪设计

设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在N ios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能。文中详细介绍逻辑分析仪的SOPC设计思想和实现原理,同时叙述了采样和数据存储电路以及触发核中序列触发的设计方法。实践表明,该设计方法是有效和切实可行的。

探地雷达回波信号等效采样控制系统硬件设计

针对无载频探地雷达系统具有复杂的系统时序控制的特点,设计了一种利用FPGA配合可编程延时器件和时变增益器件来完成复杂时序控制的硬件系统.该系统由信号处理器DSP发出控制指令并完成后期算法,再通过USB2.0实现与上位机的数据通信,给出并验证了以DSP为核心、以FPGA实现探地雷达数据采集控制的方法,实现了最小半脉宽2 ns的等效采样,最小延时0.15 ns、最大延时1 313.25 ns的采样时窗,及理论数据吞吐量为480 Mbit/s的数据传输.系统的集成度高,可嵌入应用,硬件易更新.

单ADC多通道同步等间隔数据采集的高速时序逻辑实现

文章给出了一种基于单ADC多通道系统结构的数据采集高速实现方法。通过设计一套高速时序控制逻辑,实现了多个信号同步精确等间隔高速数据采集,能最大限度地发挥数据采集硬件的效能,系统有较高的性价比。

基于高速TMS320C50芯片的数据采集系统

介绍了一种由高速DSP芯片TMS320C50与ADC1674构成的数据采集系统，着重阐述了C50芯片与ADC1674之间的时序失配，并介绍了一种硬件延迟电路的解决方案。