基于神经网络的模拟IC测试分类研究

提出了运用神经网络对模拟IC进行芯片合格分类和故障检测的方法。通过BP 型神经网络,运用误差反向传播算法,对CMOS 运算放大器输入脉冲测试信号,以正常和故障芯片供电电流的时域响应和频域响应作为样本反复训练网络。检测IC 故障实验和仿真结果都表明:BP 型神经网络可以用来有效、方便地测试模拟IC。

高性能折叠式共源共栅运算放大器的设计

折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105dB,达到了预期的设计目标。

高性能CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器。用CadenceSpectre对电路进行优化设计,整个电路在3.3 V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1 MHz,建立时间1.06μs。版图面积为410μm×360μm。测试结果验证了该运算放大器电路适用于电源管理芯片。

恒电压增益的低电压Rail-to-Rail运算放大器

基于 Alcatel的 0 .3 5μm标准 CMOS工艺 (VT=0 .6 5 V) ,模拟实现了工作电压低达 1 .8V、电压增益偏差仅为 3 % (整个输入共模偏置电压范围内 )的运算放大器 ;电路的设计也避免了差分输入对中 PMOS管和 NMOS管的 W/L的严格匹配 ,增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和 AB类 Rail- to- Rail输出级进行了整体考虑 ,确保电压增益恒定的新型结构 ,使该运放在 2 V电源电压下 ,电压增益达到 80 d B(1 0 kΩ 电阻和 1 0p F电容并联负载 ) ,单位增益带宽为 1 2 MHz,相位裕量

一种3VCMOS恒跨导运算放大器的设计

提出了一种适合在 3 V电源电压下工作的 CMOS运算放大器 ,其动态工作范围为 0～ 3V,在整个工作范围内 ,运算放大器的跨导基本保持不变 ,给出了 BSIM3 V3模型下的 Hspice模拟结果。

一种电压反馈型高速宽带运算放大器的设计

介绍了一种融合电流映射传输方式的电压反馈型高速宽带运算放大器的工作特性。结合高速宽带运算放大器工作原理,对设计思路进行分析。研究了影响高速宽带运算放大器特性的相关因素,讨论了优化运算放大器动态性能的部分措施。在相关分析的基础上,结合亚微米高速双极工艺,对电路的特性参数进行了仿真设计。

一种0.18μm CMOS低电压低功耗跨导运算放大器

采用TSMC 0.18μm CMOS工艺,设计了一种低电压、低功耗跨导运算放大器。基于BSIM3V3.1Spice模型,采用Hspice对整个电路进行仿真。在±0.75V电源电压下,电路的直流开环增益达到83dB,相位裕度为63°,功耗为14μW。采用一种应用于低电源电压、低功耗的基准电路,不仅可为运放提供稳定的偏置电流,而且进一步降低了电路的总体功耗。

电流反馈运算放大器电路与性能综述

电流反馈型运算放大器开拓了一种与双极互补工艺相结合的精巧电路拓扑结构，具有极佳的动态特性。该电路是８０年代末期模拟集成电路新进展的研究成果之一，有较高实用价值和一定理论价值。文章全面剖析了电流反馈运算放大器的拓扑结构特点和电路工作机理，综述了其性能特点、应用领域及相关研究课题。

高频互补双极工艺探析

本文对目前国内外制作高速集成运算放大器新采用的互补双极（ＣＢ）工艺作了一粗略分析。并结合作者在ＣＢ工艺方面的实验和国内当前工艺和设备水平，提出了两种在现有技术条件下可以实现的ＣＢ工艺。

电源自适应Rail-to-RailCMOS运算放大器

基于 CSMC 0 .6μm标准 CMOS工艺 ,实现了一种电源自适应 Rail- to- Rail CMOS运算放大器 ,其输入级从原理上变“被动地”适应低电压为“主动地”要求低电压。当外部电源电压在 2 .1V到 3.2 V变化时 ,内部电源电压稳定在 1 .68V,最大偏差为 5 .4%。这样 ,内部电源电压自适应地稳定在“相交条件”,实现了输入级的跨导 Gm 为常数 :在整个共模 ( CM)电压变化范围内 ,输入级跨导的最大变化为 9%。Rail- to- rail输出级用两个折叠网格和 AB类反馈控制结构实现 ,使输出级的最低电源电压降到 Vgs+ 2 Vds,并使输出静态电流最小。

新型超高速运算放大器低失调型输入级

对于超高速集成运算放大器，如无特殊措施，无论是场效应型还是双极型超高速运放，原则上均不能同时获得低的失调电压和低的失调电流。各种旨在降低电路失调而对输入级所作的改进，大部分是针对双极型高速运放。但是这些改进措施要不是增大了工艺难度，就是改善了一个失调参数的同时又恶化了另一个失调参数。我们在分析了各种高速运放输入级输入失调的基础上，设计了一种新的低失调型双极输入级电路。理论分析及计算机电路模拟证实这种输入级电路的失调低于目前所见到的各种形式的输入级，且不增加工艺难度，是一种比较理想的高精度超高速集成运放输入级。

CMOS运算放大器电离辐照的后损伤效应

介绍了CMOS运算放大器经60Coγ辐照及辐照后在不同温度下随时间变化的实验结果,并通过对差分对单管特性和电路内部各单元电路损伤退化的分析,探讨了引起电路"后损伤"效应的原因。结果表明,由辐照感生的氧化物电荷和界面态的消长及差分对管的不匹配,是造成电路继续损伤劣化的根本原因。对于CMOS运算放大器电路,在抑制辐照感生的氧化物电荷和界面态增长的同时,改善电路间的对称性和匹配性,对提高电路的抗辐射能力是至关重要的。

简易集成电路型负序分量过滤器

针对许多负序分量过滤器不能同时反映负序分量大小和相位的问题,提出一种由一个集成运算放大器以及几个阻容元件组成的新颖集成电路型负序分量过滤器。通过电路仿真证明了其可行性。该过滤器结构简单,成本低,可方便地组成精确反映序分量的大小和相位的负序电流过滤器、负序电压过滤器、正序电流过滤器和正序电压过滤器。

SOI全介质隔离与高频互补双极兼容工艺

ＳＯＩ材料的全介质隔离技术与高频互补双极工艺的结合是研制抗辐照能力强、频带宽、速度高的集成运算放大器的理想途径。从实验的角度提出了一种ＳＯＩ材料全介质隔离与高频互补双极工艺兼容的工艺途径。

借助普通运放组成电路实现对交流信号的采集

用两片集成电路LF347组成带参考端的交流信号采集电路,具有整流、滤波和比例放大的功能,实现了对中低频信号的采集。理论分析和实验测试均得出一致结论:当交流输入端信号和参考端信号同相则输出正值,二者反相则输出负值。该电路输出为标准的CMOS电平,便于A/D采集,算法简单。在应用中该电路调节方便,具有和相同功能的集成电路LZX1一致的线性度和精度,性能价格比高。

GSM射频芯片内RC时间常数测量电路的设计

针对集成电路工艺容差所引起的器件偏差,设计了一款RC时间常数测量电路,适用于GSM系统的多相滤波器模块。电路采用可编程电容阵列,可快速调谐,以保证模块稳定。仿真结果表明,采用5位数控方式调谐电容阵列,调谐时间误差不超过三个时钟周期,满足系统要求。

采用单运算跨导放大器的混合模式滤波器

提出了一种新颖的单运算跨导放大器(OTA)的混合模式滤波器电路。由该电路可实现一阶低通、一阶高通、二阶低通及二阶带通滤波器,所有滤波器仅由一个OTA及3～4个RC元件构成。分析了各种滤波器的灵敏度,并给出了实验结果。

基于LASI的模拟集成电路设计

基于免费的Lasi IC设计软件,通过设计一个无缓冲集成运算放大器电路,对使用Lasi设计运算放大器的方法和过程进行了阐述,仿真结果表明设计是可行的、有效的.

共源共栅CMOS运算放大器的分析与设计

本文描述了一个共源共栅差分输入级、电流镜偏置输出级结构的两级CMOS运放,它对常规运放的电源电压抑制比、增益、输出驱动能力、噪声、失调等有显著的改善。文中对运放的工作原理及设计技术等进行了详细的叙述,并采用标准CMOS工艺进行了投片试制和采用SPICE进行了电路模拟。结果令人满意,达到了设计指标,证明了设计理论的正确性。该运放已成功地应用于开关电容滤波器芯片的制造。

集成运算放大器非线性应用电路的快速分析方法

提出了分析集成运算放大器非线性应用电路的两条基本规律,介绍了集成运放非线性应用的重要特性——传输特性的快速画法.运用此两条规律和传输特性的快速画法,将使集成运放非线性应用电路的分析更为简捷清晰.文中还列举了许多实例加以论述。