期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
多级CIC滤波器的FPGA实现
被引量:
9
1
作者
谢海霞
孙志雄
《电子设计工程》
2016年第23期183-185,189,共4页
CIC滤波器是一种高效的滤波器,广泛应用于软件无线电的数字上下变频端。介绍了CIC抽取滤波器基本原理及其滤波器的Hogenauer结构。用Verilog HDL语言编写程序,实现该滤波器,通过MATLAB和Modelsim联合仿真,综合验证了设计的正确性和可行性。
关键词
CIC
hogenauer
结构
MATLAB
MODELSIM
下载PDF
职称材料
基于FPGA的多级CIC滤波器的设计与实现
被引量:
8
2
作者
王璞
张玉明
+2 位作者
田野
张坤
杨军
《云南大学学报(自然科学版)》
CAS
CSCD
北大核心
2018年第4期676-681,共6页
积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"...
积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.
展开更多
关键词
CIC滤波器
数字上变频
数字下变频
hogenauer
“剪除”理论
现场可编程门阵列(FPGA)
下载PDF
职称材料
改进的抽取滤波器设计
被引量:
1
3
作者
潘桃莉
谢光忠
+1 位作者
周云
蒋亚东
《微处理机》
2011年第1期7-10,共4页
在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种...
在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。
展开更多
关键词
hogenauer
滤波器
抽取滤波器
现场可编程门阵列
下载PDF
职称材料
改进型CIC抽取滤波器的FPGA实现
被引量:
2
4
作者
谢海霞
赵欣
《现代电子技术》
北大核心
2017年第16期148-150,共3页
为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer...
为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。
展开更多
关键词
hogenauer
CIC抽取滤波器
数据速率
FPGA
下载PDF
职称材料
题名
多级CIC滤波器的FPGA实现
被引量:
9
1
作者
谢海霞
孙志雄
机构
海南热带海洋学院电子通信工程学院
出处
《电子设计工程》
2016年第23期183-185,189,共4页
基金
海南省自然基金资助(20166224)
琼州学院实践教改项目(QYSJ2013-001)
文摘
CIC滤波器是一种高效的滤波器,广泛应用于软件无线电的数字上下变频端。介绍了CIC抽取滤波器基本原理及其滤波器的Hogenauer结构。用Verilog HDL语言编写程序,实现该滤波器,通过MATLAB和Modelsim联合仿真,综合验证了设计的正确性和可行性。
关键词
CIC
hogenauer
结构
MATLAB
MODELSIM
Keywords
CIC
hogenauer
structure
MATLAB
modelsim
分类号
TN911.72 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
基于FPGA的多级CIC滤波器的设计与实现
被引量:
8
2
作者
王璞
张玉明
田野
张坤
杨军
机构
云南大学信息学院
出处
《云南大学学报(自然科学版)》
CAS
CSCD
北大核心
2018年第4期676-681,共6页
基金
国家自然科学基金(11663007)
文摘
积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.
关键词
CIC滤波器
数字上变频
数字下变频
hogenauer
“剪除”理论
现场可编程门阵列(FPGA)
Keywords
CIC filter
digital frequency conversion
digital subfrequency conversion
hogenauer
"cut off" theory
Field-programmable Gate Array (FPGA)
分类号
TN713 [电子电信—电路与系统]
下载PDF
职称材料
题名
改进的抽取滤波器设计
被引量:
1
3
作者
潘桃莉
谢光忠
周云
蒋亚东
机构
电子科技大学光电信息学院电子薄膜与集成器件国家重点实验室
出处
《微处理机》
2011年第1期7-10,共4页
文摘
在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。
关键词
hogenauer
滤波器
抽取滤波器
现场可编程门阵列
Keywords
hogenauer
Filter
Decimation Filter
FPGA
分类号
TN713.7 [电子电信—电路与系统]
下载PDF
职称材料
题名
改进型CIC抽取滤波器的FPGA实现
被引量:
2
4
作者
谢海霞
赵欣
机构
海南热带海洋学院
出处
《现代电子技术》
北大核心
2017年第16期148-150,共3页
基金
国家自然科学基金(10701031)
海南省自然科学基金资助(20166224)
琼州学院实践教改项目(QYSJ2013-001)
文摘
为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。
关键词
hogenauer
CIC抽取滤波器
数据速率
FPGA
Keywords
hogenauer
CIC decimation filter
data rate
FPGA
分类号
TN713-34 [电子电信—电路与系统]
TP368.1 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
多级CIC滤波器的FPGA实现
谢海霞
孙志雄
《电子设计工程》
2016
9
下载PDF
职称材料
2
基于FPGA的多级CIC滤波器的设计与实现
王璞
张玉明
田野
张坤
杨军
《云南大学学报(自然科学版)》
CAS
CSCD
北大核心
2018
8
下载PDF
职称材料
3
改进的抽取滤波器设计
潘桃莉
谢光忠
周云
蒋亚东
《微处理机》
2011
1
下载PDF
职称材料
4
改进型CIC抽取滤波器的FPGA实现
谢海霞
赵欣
《现代电子技术》
北大核心
2017
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部