应用于高速串行收发器的CDR电路的设计

时钟数据恢复(CDR)电路是高速数据传输系统的重要组成部分。文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求。

基于14 nm FinFET工艺的高速串行收发器IP核设计与实现

基于SMIC(中芯国际)14 nm CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺,设计实现了速率最高可达28 Gb/s的串行收发器IP核(Intellectual Property core,一种具有知识产权的特定电路功能模组)。为了能够处理复杂应用场景,损耗高于30 dB的信号链路,发送端引入了多Tap(抽头系数)的FFE(Feed Forward Equalization,前向反馈均衡器),接收端引入连续线性均衡器和自适应的多Tap数字DFE(Decision Feedback Equalization,判决反馈均衡器),2种均衡相互配合,实现高速传输信号的均衡需求;为了降低功耗,发送器的驱动器避免使用传统的电流模结构,采用新型SST(Source-Series Terminated,源端串联端接)的驱动器结构,实现高速的同时,可以充分利用FinFET(Fin Field-Effect Transistor,鳍式场效应晶体管)的工艺特性,降低功耗且缩小芯片面积。测试表明,该高速串行收发器IP核每通道面积为0.53 mm^(2),每通道功耗为275 mW,发送和接收电气特性均符合协议要求。

一种0.18μm的高速USB2.0收发器

文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该收发器能够在480Mb/s的数据速率下按USB2.0规范要求发送和接收数据.

基于有限状态机的高速串口通信收发器的FPGA设计

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现。仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s。由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性。

用于独立高速USB收发器的ULPI接口规范公开发行

ULPI（USB2．0-tranSCeivermacrocell-interface＋Low-PinInterface）工作组日前宣布，首个用于高速通用串行总线（USB）和便携式USB（USBOn-the-Go．OTG）收发器芯片的UTMI＋低引脚数接口（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）设计人员可通过该规范开发符合业界标准的接口，将现成的高速USB收发器整合到他们的设计中。

用于独立高速USB收发器的ULPI接口规范公开发行

ULPI工作组目前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On—the—Go，OTG）收发器芯片的UTMI＋低引脚数接口（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）的设计人员可通过该规范开发符合业界标准的接口．将现成的高速USB收发器整合到他们的设计中。这样就节省了设计开发时间，简化了验证和产品测试过程，还能保证嵌入式USB核心逻辑器件与高速USB收发器的互联互通。

集成622Mb／s-10．3125Gb/s串行收发器的FPGA

赛灵思公司宣布推出首批集成有622Mb／s-10．3125Gb/s串行收发器的Virtex--4 FX60 90nm FPGA．该款FPGA具有比业界其他竞争高速串行I／O解决方案更佳的设计余量和灵活性。对于运行速度低于10．3125Gb／s的设计，它可保证设计人员在需要时获得更高带宽。Virtex-4 FX FPGA对广泛的高速串行应用都极为适合，如服务器、存储子系统、通信线路卡和背板等。

USB OTG收发器

强电流Vbus、全速率USB On—the—Go(OTG)收发器TD6100的内置充电泵能够提供100mA的电流，串行I^2C总线接口用于OTG状态和命令控制，还支持采用UART的通信接口。I／O电压为1．65～3．6V，并且具有低功耗模式，

带有嵌入式收发器的FPGA可简化高速协议系统设计

带有嵌入式串行收发器的FPGA-Stratix ⅡGX针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。Stratix Ⅱ GX整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，

用于高速USB收发器的ULPI接口规范公布

ULPI工作组日前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On-the-Go，OTG）收发器芯片的UTMI＋低引脚数接LI（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）设计人员可通过该规范开发符合业界标准的接口，将现成的高速USB收发器整合剑他们的设计中。这样就节省了设计开发时间，简化了验证和产品测试过稃，还能保证嵌入式USB核心逻辑器件与高速USB收发器的互联互通。

一种基于Rocket I/O的视频数据采集和高速串行传输系统的设计与实现

介绍了一种以VIRTEXⅡPRO系列FPGA中RocketI/O为核心的视频数据采集和高速串行传输系统的实现方案。分析了串行器和解串器的结构,给出了RocketI/O进行高速串口通信的同步方法,采用Verilog语言描述了一种保护帧同步的状态机。在此基础上,自定义了一种简单的数据帧结构,完成了数据率为1.25Gb/s的1500m点对点链路的高速传输。分析了高速差分信号的阻抗匹配方案和抗干扰措施。最后给出了收发方向上的后仿真波形,整个设计在Xilinx公司的XC2VP4fg456上实现,占用资源量为7360等效门。

基于收发器的全系列FPGA

带宽和数据速率的提高需要更多、更快的收发器。各种标准以及对优异的背板信号完整性和协议兼容性的需求推动了数字器件收发器技术的创新与发展。为满足不同市场和应用的需求,数字器件必须在密度和特性上达到最佳组合,同时满足性能、功耗和成本目标。本文介绍了如何利用Altera最全面的收发器定制逻辑系列产品和技术创新来满足这些需求。

Altera带有嵌入式收发器的最新Stratix Ⅱ GX FPGA实现了优异的信号完整性

Stratix Ⅱ GX是Aitera公司第三代带有嵌入式串行收发器的FPGA。Stratix Ⅱ GXFPGA针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。Stratix Ⅱ GXFPGA整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，工作速率在622Mbps-6．375Gbps之间，满足了当今和未来高速设计的需求。

独具风骚的高速串行I/O解决方案

赛灵思公司(Xilinx,Inc.)为系统设计提供可满足从目前的3.125Gbps直到未来10 Gbps甚至更高带宽要求的新一代连接解决方案。 Xlinx是基于业界向串行连接转变的大趋势而推出这一称为“串行海啸”的计划的,这一趋势源于众多行业中的企业为了满足新的带宽要求都在寻求以串行连接做为降低系统成本、简化系统设计和提供可扩展性的一种方法。

基于FPGA的高速串行传输接口的设计与实现

串行传输技术具有更高的传输速率和更低的设计成本,已成为业界首选,被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案,改进了Aurora协议数据帧格式定义的弊端,并采用高速串行收发器Rocket I/O,实现数据率为2.5 Gbps的高速串行传输。

高速串行传输技术在雷达接收机中的应用

介绍了高速串行传输技术的基本原理,构建了数字接收机应用系统。应用FPGA的Rocket I/O内核,实现了将工作参数和A/D数据的封装处理;完成与DSP、记录设备的点对点高速串行通信,大大提高了数据传输速率,其结果有助于雷达系统转向分布式处理。

基于SRIO的双备份数据传输

为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行备份选择。该方案以Xilinx的Kintex 7系列FPGA为SRIO的连接设备,物理层以FPGA芯片内部集成的GTX高速串行收发器作为传输基础;传输链路采用“光模块+光缆”代替电缆实现数据的高速可靠传输,该方案已运用到遥测系统数据采集装置项目,实现了FPGA设备间双备份数据传输。

一种板级高速串行传输接口设计

在计算机和电子工业应用中板级间的高速传输接口设计一直扮演着至关重要的角色。所需传输的数据量与日俱增,本文提出了一种基于高速串行收发器的板级传输接口设计方案,使用光纤作为传输信道,降低了误码-率;采用的Aurora 64B/55B协议使得编码开销降到了3%左右,相比于上一代传输协议,大大增加了有效数据传输率,测试结果表明,此方案可以实现500Mbps到200Gbps以上的数据吞吐量。