光模块I^(2)C通信自动化测试系统设计

光模块是光纤通信系统的核心部件,不同速率、不同封装的光模块均需通过I^(2)C通信方式与主机进行监控数据交换,并实时执行主机发送的控制指令,因此介绍一种针对光模块I^(2)C通信的测试系统。首先通过MCU的QSPI和PDMA功能结合,实现高精度指令控制,并且通过指令拼接实现不同速率下的所有I^(2)C时序指标测试及逻辑测试;然后介绍系统的工作原理、硬软件设计方式;最后对不同产品进行不同速率下的I^(2)C测试。测试结果证明,该系统的可行性强并大幅度提高了测试效率。

基于MCU的低功耗I^(2)C总线控制器设计与实现

为加强I^(2)C(Inter-Integrated Circuit)总线控制器的IP(Intellectual Property)复用性和IP应用广泛性,设计了一种低功耗I^(2)C总线控制器。该总线控制器集成于MCU(Microcontroller Unit)系统中,不仅能够满足I^(2)C总线协议进行数据通信,而且能够唤醒处于低功耗模式的系统,使芯片恢复正常工作。对采用的低功耗技术、I^(2)C的通信功能和低功耗功能的设计与实现进行了介绍。对设计的I^(2)C总线控制器进行了系统仿真,分析表明该设计实现了I^(2)C总线协议的通信,并能够唤醒低功耗系统,满足设计预期。

GPIO引脚模拟I^(2)C通信的驱动设计

I^(2)C总线多用于嵌入式系统中多个芯片及模块间的数据通信,针对芯片的I^(2)C总线专用引脚被占用或I^(2)C总线功能需移植到其他平台等需求,现有的I^(2)C总线专用引脚使用方式存在一定的局限性。本文基于I^(2)C总线的通信机理开发了一套驱动程序,通过控制常规GPIO引脚电平模拟I^(2)C时序,实现I^(2)C总线通信功能。以STM32F103C8T6芯片为I^(2)C总线主控制器、PCF8591T A/D转换模块为I^(2)C总线从器件,对开发的I^(2)C驱动程序进行验证,试验结果表明,该驱动方式可靠、稳定。

一种具有自校准、自控制功能的I^(2)C接口电路

文章提出一种在开漏模式下通过硬件自检测、自校准实现高性能I^(2)C(inter-integrated circuit)接口的设计,并给出一种I^(2)C接口自控制实现开漏功能的方法。在传统I^(2)C接口电路的基础上,增加了自检测拉低时钟总线并进行自校准的功能,使得在开漏模式下,硬件能够自动检测到时钟总线在上拉过程中的低电平并进行自校准高电平,在改善通信稳定性的基础上实现了性能提升。考虑到不同的应用场合,增加了开漏使能控制电路,为提高IP的可移植性,I^(2)C接口可自控制开漏功能,支持软件配置,灵活地应用于各种通用输入输出(general-purpose input/output,GPIO)模型中。成品开发板电路测试表明,在系统时钟为120 MHz时,该电路在开漏模式下高速通信中的位速率高达5.98 Mbit/s,在推挽模式下超快速通信中的位速率高达30.00 Mbit/s。

一种带DMA功能的I/O可配置I^(2)C总线接口的设计

为了利用DMA可以快速移动数据,不需要CPU任何操作来减轻MCU的工作量,并使得接口模块的每个引脚可以根据需求编程为I^(2)C引脚或通用输入输出引脚,介绍了一种带DMA功能的I/O可配置I2C总线接口设计。对I^(2)C总线的基本原理、I^(2)C模块总体结构、DMA功能和I/O可配置功能的设计实现进行了介绍。对该接口设计进行了功能仿真,分析表明实现了I^(2)C接口DMA功能和I/O可配置功能两种模式下的数据传输,完全满足设计要求。

基于40 nm CMOS工艺的全数字锁相环的I^(2)C接口设计

基于40 nm CMOS工艺设计了一款I2C接口模块,该模块用于全数字锁相环(ADPLL)的测试与应用场景,能够输出锁相环控制字或将控制字写入锁相环内部。按照ADPLL的功能需求将接口划分为系统模块,根据ADPLL的系统特点设计了对应的时序控制模块,实现了控制字数据的读写功能。通过Verilog HDL对系统完成行为级描述,利用脚本自动化设计,能够大幅节省设计时间,易于集成到系统中。实际测试结果表明,该I^(2)C接口模块能够对ADPLL相应控制端写入控制字,依照I2C串行总线协议与外部微控制器通信,可同时实现对ADPLL控制和监测的功能,满足测试与应用需求。

I^2C总线测试系统的设计与实现

针对I^2C总线通信直接测试方法不足问题,提出了一种I^2C总线测试系统的方案,设计了一种具体的I^2C总线测试系统。I^2C总线测试系统可实现对任意通信协议的测试,同时可根据被测单元通信模式的需要完成主从通信模式的自动切换。实际应用表明,测试系统可快速完成对被测单元的I^2C总线通信协议测试,缩短驻留应用的I^2C通信协议开发周期,降低开发成本。

一种I^2C总线接口的串行时钟芯片

论述了一种采用I2C总线接口的串行实时时钟芯片的设计方法.该芯片是一个低功耗、完全BCD码的时钟/日历芯片,地址和数据通过I2C双向数据总线串行传输.时钟/日历提供秒、分、时、日、星期、月和年的时间信息;集成的249 byte的静态随机存储器(SRAM)可用于存储临时信息;内置了电源电压监控电路,可使芯片在掉电时自动转入电池供电模式,并对SRAM进行掉电保护;与微处理器连接时,只占用CPU的2条I/O口线(SDA口线和SCL口线),数据传输速率最高可达400 kHz.

虚拟I^2C总线设计与实现

介绍了 I2 C总线的优点及时序 ,描述了用计算机并口实现虚拟 I2 C总线的设计 ,最后强调了软件编写的重要性 。

基于Linux的I^2C总线驱动研究与实现

I2C是一种较简单的双线双向串行总线,所有与I2C总线兼容的设备都可以通过片上接口与总线上的其它设备进行通信。介绍了I2C总线的优点和工作原理,分析了Linux内核中I2C总线驱动的体系结构和各个模块的功能。I2C驱动程序设计主要集中在与硬件相关的几个模块。最后,主控制器以RC32438的I2C接口为例,从设备以视频处理芯片AL260为例,详细介绍了在Linux下开发I2C驱动的过程。

I^2C总线技术及应用实例

介绍了在硬件系统设计中使用I2C总线技术的优点,对其总线技术标准和电气特性进行了分析。同时介绍了Atmel公司I2C总线方式的E2PROM(AT24C256),讲述了其技术特性、芯片的基本操作以及读写逻辑。给出了该芯片的应用实例,包括硬件设计及C语言的软件实现。I2C总线提供了简单的硬件接口,简化了电路的设计,在实际的应用中受到电子工程师的欢迎。

用DSP主机端口实现虚拟I^2C总线主控器

针对TMS320C54x系列DSP(DigitalSignalProcessor)的I/O资源缺乏问题,通过配置主机接口(HPI:HostPortInterface)或多通道缓冲串行口(McBSP:MultichannelBufferedSerialPort)作为通用I/O引脚,模拟I2C总线的时钟线SCL(SerialClock)和数据线SDA(SerialData);采用软件模块实现虚拟外设等方法,完成了I2C总线主控器功能。给出了以该系列DSP作为I2C总线的主控器与I2C总线从控器的无缝连接方法。结合视频应用实例,叙述了由TMS320VC5409配置具有I2C总线接口的视频处理器SAA7111A的具体过程。结果表明,利用DSP的HPI接口实现片上虚拟I2C总线主控器,是可行的、经济的。

I^2C总线技术在单片机串行扩展中的应用

在介绍I2 C总线的结构、工作原理和数据传输方式等特点的基础上,总结了I2 C总线的优点.对于不带I2 C总线接口的单片机,利用其常规I/O口模拟I2 C总线接口,消除了串行扩展的局限性.结合温度控制系统中的应用实例,文章还简要介绍了不带I2 C总线接口的80 KC1 96单片机与I2 C器件AT2 4C1 6串行扩展的硬件设计,并给出了软件实现的部分汇编语言程序.

基于CPLD的系统中I^2C总线的设计

在介绍I2C总线协议的基础上,讨论了基于CPLD的系统中I2C总线的设计技术,并结合工程实例设计了I2C总线IP核,给出了部分源代码和仿真结果。

具有I^2C总线接口的A/D芯片PCF8591及其应用

I2C总线是Philips公司推出的新型单片机系统。它采用串行总线,主控器与外围器件仅靠两条线进行信息传输,一条称为时钟线(SCL),另一条位数据线(SDA)。I2C总线单片机系统较通用单片机系统电路简单。由普通CPU芯片同I2C专用器件组成的系统为模拟I2C系统,它性能稳定,价格较低,目前已得到广泛应用.本文介绍了具有I2C接口的A/D芯片PCF8591的引脚图及应用电路,并在暖水锅炉温度记录仪中得到应用。

一种状态优化的I^2C总线主控制器的FPGA设计

I2C总线是一种简单的双向二线制串行通信总线。在此对传统的I2C总线控制器进行改进,对I2C总线读写状态进行了优化,该方法采用移位寄存器计数来控制状态转移,利用移位寄存器结构灵活的特点达到简化状态,优化状态机性能的目的。最后采用VerilogHDL语言的行为描述,并给出系统仿真波形,仿真结果表明,设计芯片的功耗大约降低10%,面积减少25%。所设计的总线接口良好,符合I2C通信标准,实现了I2C的总线的数据通信。

LonWorks节点中主从处理器之间I^2C接口的设计

为提高LonWorks总线的控制能力,设计了以单片机AT89S51为主的处理器、神经元芯片MC143150为从处理器的LonWorks节点,主处理器和从处理器之间的接口采用I2C通信总线,节省了神经元芯片的I/O硬件资源,同时也减小了节点的体积。LonWorks节点利用Neuron芯片中声明的I2C对象和单片机AT89S51模拟的I2C总线完成主、从处理器间的数据交换。测试证明,主从处理器采用I2C总线的节点,具有良好的通信性能。

I^2C总线驱动在嵌入式系统中的两种实现

I2C总线是一种用于IC器件之间连接的二线制总线,在嵌入式系统中有广泛的应用。嵌入式处理器本身携带I2C控制器时,可以直接通过配置特殊寄存器来实现I2C的功能;而当缺少I2C控制器时,则需要通过软件模拟的方法来实现。简要地叙述了I2C总线协议及其时序,并给出了I2C总线驱动在ARM S3C4510处理器下的两种实现方法,最后以模拟的实现方式给出一个应用实例。

模拟I^2C总线从器件的一种方法

I2 CBUS(InterIntegratedCircuitBUS内部集成电路总线 )是由Philips公司推出的二线制串行扩展总线 .I2 C总线是具备总线仲裁和高低速设备同步等功能的高性能多主机总线 .利用 5 1单片机的两根普通的I/O线 ,模拟I2 C总线从器件给出源程序 .这些程序都在已研制的CDMA直放机监控模块的I2 C总线接口中获得验证和通过 .

I^2C总线接口的FPGA实现研究

该文详细阐述了I2C总线接口的结构、工作原理,提出了复杂时序电路状态机嵌套的设计思想,并给出了基于VerilogHDL的I2C接口电路的描述。