基于FPGA的I^2C总线设计

以I2C总线协议为根据,提出一种采用FPGA,通过有限状态机来模拟实现I2C总线接口的方法。主要内容包括简述I2C总线的原理;介绍用FPGA中有限状态机开发I2C总线模块时的设计思想和实现过程。通过对SAA7113的初始化验证了该方案的正确性。

基于FPGA的I^2C总线接口实现方法

简述了I2C总线协议,重点介绍了基于现场可编程门阵列(FPGA)的I2C总线接口的系统结构及实现方法。

I^2C总线接口的FPGA实现研究

该文详细阐述了I2C总线接口的结构、工作原理,提出了复杂时序电路状态机嵌套的设计思想,并给出了基于VerilogHDL的I2C接口电路的描述。

基于FPGA的I2C总线主控器的设计与实现

I2C BUS(Inter Integrated Circuit BUS内部集成电路总线)是由Philips公司推出的两线制串行扩展总线,是具备总线仲裁和高低速设备同步等功能的高性能多主机总线。结合DS1340(日历时钟器件)应用实例描述了采用FPGA模拟I2C总线的时钟线SCL(Serial Clock)和数据线SDA(Serial Data),实现对DS1340控制的具体过程。

I2C总线接口协议设计及FPGA的实现

简单介绍了I2C总线规范和提出一种基于FAGA的I2C总线接口协议的设计方法,并给出了仿真结果。

I2C总线接口协议设计与FPGA实现

本文简单介绍了I2C总线的基本原理及数据传输协议规范,提出了一种I2C总线接口协议的FPGA设计方法,结合卫星导航终端设备,给出了试验结果,实际应用效果表明,本设计方法合理有效,满足卫星导航终端设备热启动需求。

基于FPGA的视频解码芯片I2C总线配置

在给出I2C总线协议及视频解码芯片SAA7111A的功能及寄存器设置的基础上,给出基于FPGA的模拟视频解码芯片SAA7111A初始化的方法。实验证明数据传输符合I2C协议规定,可以正确的配置芯片。

基于FPGA的I^2C控制器的实现

文中旨在研究具有接口线少、控制方式简单、器件封装形式小、通信速率较高等优点的I2C总线,所以选取了SAA7113作为视频解码芯片。文章简述了I2C总线协议的数据传输时序,及模拟视频解码芯片SAA7113的基本功能、工作原理和相关寄存器的设置,给出基于FPGA的SAA7113初始化的方法,并且详细的概述了I2C总线的各个模块,在寄存器配置中给出了相应的芯片初始化的状态转换图,最后用Quartus软件进行仿真,实验证明数据传输符合I2C协议规定。结果证明可以正确的配置芯片,进行视频数据的采集。

基于FPGA的I^2C读写控制器的设计与实现

本文简单介绍了I2C总线协议的数据传输时序,设计了一种基于FPGA的I2C读写控制器,可以对不同的从器件进行读写操作。根据给出的设计的系统框图,重点分析了核心模块的设计思想以及状态转换过程,最后通过硬件电路和仿真波形,验证了控制器的功能。

高速曼码解码器及其I^2C接口的FPGA实现

针对测井系统中高波特率的数据传输要求,提出了1种曼彻斯特码解码器及其I2 C接口的FPGA实现方案,利用Altera Cyclone II系列的EP2C8T144C8N芯片完成硬件解码功能,以取代低波特率下的单片机软件解码,提高了系统传输速率和稳定性。文中具体讨论了该系统的解码电路、FIFO缓存,以及与后级处理器之间的I2 C接口在FPGA中的VHDL描述方法。着重分析了基于电平宽度检测的曼码解码原理和I2 C接口的单进程状态机设计思想。经过软件综合仿真及硬件电路调试,该解码系统可在大于12.5kBps的波特率下稳定可靠地工作。

I^2C接口控制器的设计及FPGA验证系统构建

分析了I2C串行总线的数据传输机制;用VerilogHDL设计了随机读写模式串行总线控制器;在ModelSim6.2中进行了功能仿真;在XilinxISE9.1i集成开发环境中进行了综合、适配和FPGA器件下载调试;搭建外围电路对系统进行分析测试;并用Agilent16823A逻辑分析仪采集数据进行验证;结果表明该电路实现了I2C串行总线协议的要求。

基于FPGA的I2C SLAVE模式总线的设计

以标准的I2C总线协议为基础,基于FPGA实现一个SLAVE模式的模块通过有限状态机。本文主要介绍了SLAVE模式的特点。给出了设计的原理框图和modelsim下的行为仿真时序图。

基于FPGA的I^2C总线控制器设计

文章简要介绍了I2C总线的规范,给出了用FPGA实现I2C总线控制器各个功能模块的详细设计方法,从代码移植方面分析了数据缓存的编码方法,并对该I2C总线控制器进行了仿真验证。

FPGA应用实例——实现I2C总线主机控制器

在以51单片机为核的小型电路设计中,没有足够的I/O端口与内部时钟中断实现I2C总线功能。本文运用VHDL语言对FPGA进行必要的编程,在不影响51单片机地址分配的同时能够将8位并行数据转化为符合I2C总线协议的串行数据,实现I2C主机控制器功能。同时,应用MaxPlus软件对设计进行时序仿真,分析设计可行性与存在的不足,该设计能够满足预定目标,拓展FPGA应用。

一种基于I^2C接口传感器的高速板卡状态监控系统

温度与电源电压对高性能的板卡的可靠性非常重要,为了对高速高性能板卡进行有效及时的状态监控,基于数据采集技术提出了一种基于I2 C接口传感器的高速板卡状态监控系统。在该系统中充分利用I2 C接口的优势,设计了8路电压状态监控接口与7路温度状态监控接口,同时给出了硬件电路图和相应的软件设计方法,通过测试证明该系统稳定可靠,目前已经成功的应用于某项目的相应板卡中。

基于CompactRIO的多通道强震动数据采集器FPGA的实现

提出以Compact RIO作为硬件平台,用Lab VIEW FPGA技术实现48通道强震动数据采集器底层数据采集功能。详细阐述了设计要点及从技术上实现了时钟同步、数据采集、标定信号输出、量程设置、状态显示、外触发信号接入等功能。结果表明,数据采集器的噪声、动态范围、幅频响应等主要技术指标满足国内地震行业标准DB/T 10-2001的要求,数据采集器的线性度误差满足DB/T 22-2007的要求。实现的阶段成果能为人们利用NI产品进行强震动数据采集器开发提供重要参考。

基于I2C总线CMOS成像系统的设计与实现

为了获取各种期望效果的稳定图像,提出了基于I2C总线的以FPGA为控制核心的CMOS成像系统。该系统以OV5620为数字图像传感器,Altera公司的EP2C35系列现场可编程门阵列为系统控制核心,通过I2C总线控制及配置获取该成像效果所需的寄存器,图像信号通过SDRAM乒乓缓存后输出到VGA显示器上显示该期望效果的图像,不同的寄存器配置值将会产生不同的显示效果。通过实验验证了该系统能通过改变寄存器值而达到不同的期望效果。

基于可编程逻辑的I^2C总线控制器设计及应用

针对一些应用在无I^2C专用控制芯片的情况下使用I^2C设备的需求,研究了I^2C总线规范和访问模式要求,结合I^2C主从通信的特点,设计出一种基于可编程逻辑的I^2C总线主控制器,通过FPGA状态机的组合扩展出I^2C总线,只需简单的软件操作,便可实现了对I^2C从设备的访问互连。通过对I^2C接口温度传感器芯片ADT7410内部各寄存器的访问试验,验证了设计的正确性。

基于FPGA的CMOS图像传感器驱动电路设计

提出了一种基于现场可编程门阵列(Field Progammable Gata Array,FPGA)的图像实时采集和显示的驱动电路设计方案.该方案采用了Omni Vision公司的OV7670 CMOS图像传感器,选用Altera公司Cyclone II系列EP2C8Q208C8N作为逻辑控制芯片FPGA,构建了图像传感器驱动电路,并用Modelsim进行仿真验证.仿真结果表明,系统能够很好地满足设计时序要求,并输出稳定的图像.

基于ZYNQ的I^2C通信的设计与验证

为了实现芯片与外围设备间的通信,引入飞利浦公司开发的I^2C(集成电路总线)通信总线,阐述了其工作机制和读写操作的流程,并提出一种基于FPGA(现场可编程门阵列)的I^2C通信设计方案,以实现芯片与EEPROM(电擦除可编程只读存储器)之间的通信。在验证环节中,将比特流文件下载到Xilinx Zynq-7000开发平台中,成功验证了文章提出的I^2C通信的写和读两个功能。设计符合通信要求,并且资源占用较小。